Serdes架构不仅PCIe在用，对于其它串行协议，大同小异。8b/10b在低速总线中比较常见。
物理层分为logical sub-block与electrical sub-block
logical sub-block赋值将从data link layer传过来的数据进行8b/10b编码，以及scrambler扰码操作，进行并转串
electrical sub-block中，进来的就是0101串行的数据，electrical再负责将串行数据发送出去。 logical部分负责串并转换，electrical部分负责串行数据发送。
对于logical sub-blcok与electrical sub-block的划分还是比较抽象，对于芯片内部，还是划分为MAC/PCS/PMA
PMA:主要关注从最后发送出去的并行数据到最终发送出去的串行数据到再发出去的electrical部分（electrical sub-block加上logical sub-block的一部分）
PCS：主要是把PIPE接口（PHY与MAC的接口是PIPE