仅供参考，不可转载！！！
有任何问题可以留言小编，谢谢！！！
第二章 计算机中数据信息表示练习题参考题答案
一、填空题
- 数的编码表示有 、 、 和 表示。
原码、反码、补码、移码 - 数的小数点表示有 、 表示。定点、浮点
- 150.4D= B ，1001.01B= D 。10010110. 0110011B 9.25D
- 7／16D= B，19／64D＝ B。0.0111B 0.010011B
- [＋0000000]原= ，[＋0000000]原 。（机器字长8位）
0，0000000 1，0000000 - 设机器字长5位，十进制数7的原码= ，十进制数-7的原码= 。
- 计算机系统是由 系统和 系统组成的；硬件系统由
和 组成。硬件 软件 主机 外设 -
是指存储器中所有存储单元的总数目。存储容量 - CPU的工作节拍受主时钟控制，主时钟不断产生固定频率的时钟，主时钟的频率（f）叫CPU的 。度量单位是MHz或 。主频 GHz
-
指处理机运算器中一次能够完成二进制数运算的位数。处理机字长
二、判断题
（ √ ）1. 零的原码表示不唯一。
（ √ ）2. 引入补码的目的是变减法为加法。
（ √ ）3. 正数：原码、反码、补码表示都相同
（ √ ）4. 负数求补的规则：对原码，符号位保持不变，其余各位变反，末位加1。
（ × ）5. 负数求补的规则：对原码，符号位保持不变，其余各位变反。
（ √ ）6. 零的补码表示唯一。
（ × ）7. 零的补码表示不唯一。
（ √ ）8. 移码主要用来表示浮点数的阶码。
（ √ ）9. 移码与补码，仅符号位相反，其余各位相同。
（ √ ）10. 移码表示实际是把真值映射到了正数域，可按无符号数比较大小。
（ × ）11. 在数的移码表示中x>0，符号为0；x<0，符号为1。
三、简答题
- 写出机器字长8位，原码表示所对应的十进制整数和小数的表示范围。
解：机器字长8位，原码表示所对应的二进制定点整数的最大值为0,1111111;
最小值为1,1111111，故其表示的十进制范围为－127≤x ≤ +127
或－128 ＜ x ＜+128
机器字长8位，原码表示所对应的二进制定点小数的最大值为0.1111111;
最小值为1.1111111，故其表示的十进制范围为－(1-2-7 ) ≤ x ≤ 1 -2-7
或：－1 ＜ x ＜+1 - 机器格式为×,×××;×.××××××，写出[X]原=±11/32的规格化浮点表示
X= +11/32= +（23 ＋2＋1）／25 ＝+(2-2＋2-4 ＋2-5)
=+ 0.01011B ＝ +0.1011× 2-1
[X]原＝1,001;0.101100
X= -11/32= -（23 ＋2＋1）／25 ＝-(2-2＋2-4 ＋2-5)
= - 0.01011B ＝ -0.1011× 2-1
[X]原＝1,001;1.101100 - 机器格式为定点：×.×××××××，写出X＝＋9/128和X＝－9/128的定点表示。
X=+ 9/128=+(23+20)/27=+(2-4+2-7)
表示为定点小数为0.0001001
X=- 9/128=-(23+20)/27=+(2-4+2-7)
表示为定点小数为1.0001001
第三章 运算方法和运算练习题参考答案
一、填空题
-
一个 C语言程序在一台32位机器上运行。程序中定义了三个变量 xyz，其中x和z是 int型（32位），y为short 型（16位）。当x=127，y=-9时，执行赋值语句 z=x+y后，z的值是 。00000076H
-
原码一位乘，数据的符号不能同数值位一同参加运算，而需单独处理，两原码表示的数相乘，其结果的符号是两数符号的 。异或
-
全加器有输入端3个，它们分别是 、 和 ；输出端2个，它们分别是 和 。本位操作数1 本位操作数2 低位来的进位 本位和 本位向高位的进位
-
串行加法器中，进位 ，并行加法器中，进位 ，采用并行进位链后才能使进位 。串行 串行 并行
二、判断题
（ √ ）1. 补码加减运算中，数据的符号同数值位一起参加运算。
（ × ）2. 原码一位乘，数据的符号同数值位一起参加运算。
三、简答题 -
补码加减运算中，如何判断溢出？
一般用双符号位进行判断，符号位00, 表示正数, 11 表示负数
结果的符号位为01时，称为正溢；为10时，称为负溢。 -
规格化浮点补码加减运算的步骤是怎样的？
-
对阶：小阶向大阶看齐 要使两数的阶码相等，可通过移动尾数来进行
扫描二维码关注公众号，回复： 11201778 查看本文章
-
尾数求和
-
规格化：在进行浮点数加减运算时，如果尾数的符号位为01或10，并不一定代表溢出，而是需要进行规格化。
-
舍入 对阶，右规时，都要右移尾数，使尾数的低位丢失，造成误差，故都要进行舍入处理
-
溢出处理 浮点数有其表示范围，只有超过此表示范围，阶码溢出，才是溢出。
四、计算
1．X=0.1011 Y=0.1001 用补码规则求X±Y=?
解：[X]补=00.1011 [Y]补=00.1001 [-Y]补=11.0111
[X]补 00.1011 [X]补 00.1011
+[Y]补 00.1001 +[-Y]补 11.0111
[X+Y]补 01.0100 [X-Y]补 00.0010
两符号位相异，正溢出 两符号位相同，无溢出，则X-Y= +0.0010 -
X= - 0.1011 Y= - 0.1001 用补码规则求X±Y=?
解：[X]补=11.0101 [Y]补=11.0111 [-Y]补=00.1001
[X]补 11.0101 [X]补 11.0101
+[Y]补 11.0111 +[-Y]补 00.1001
[X+Y]补 10.1100 [X-Y]补 11.1110
两符号位相异，负溢出 两符号位相同，无溢出，X-Y= - 0.0010 -
被乘数为-0.1101，乘数0.1011, 求x×y（给出计算步骤）。
部分积A 乘数B 被乘数C
00.0000 1011 0.1101
- 00.1101
00.1101 部分积和乘数均右移一位
00.0110 1101 - 00.1101
01.0011 部分积和乘数均右移一位
00.1001 1110 - 00.0000
00.1001 部分积和乘数均右移一位
00.0100 1111 - 00.1101
01.0001 部分积和乘数均右移一位
00.1000 1111
结果的符号位为1 ⊕ 0 = 1
故结果x×y = -0.10001111
- 设浮点数格式为××,×××;××.×××××××，X=-19/128 Y=107/128，用浮点补码规则求X±Y=？
解：X = -19/128 = -（24+21+20）/27 = -(2-3+2-6+2-7) = -0.0010011 = -0.10011×2-2
Y = 107/128 = +(26+25+23+21+20)/27 = +(2-1+2-2+2-4+2-6+2-7)=+0.1101011×20
[X]补 = 11，110；11.0110100 [Y]补 = 00,000; 00.1101011
[-Y]补 = 00,000; 11.0010101
求[X+Y]：
（1）对阶： [ X] 补= 00,000; 11.1101101
（2）尾数求和 11.1101101
- 00.1101011
00.1011000
（3）规格化 [X+Y]补的尾数已经是规格化的了
（4）舍入 无舍入
（5）溢出处理 无溢出，[X+Y]补 = 00，000； 00.1011000。
求[X-Y]：
[X-Y]补 = [X]补 + [-Y] 补
尾数求差 11.1101101 - 11.0010101
11.0000010 已经规格化
故：[X-Y ]补= 00，000； 11.0000010
- 设浮点数格式为××.×××; ××. ×××××，x= 29/32×27 y= 5/8×25 ，用浮点补码规则求X±Y=？
x=0.11101×2111，y=0.101×2101
[x]补=00,111;00.11101 [y]补= 00,101;00.10100 [-y]补= 00,101;11.01100
[△J]补=[Jx]补+[-Jy]补=00.111+11.011 =00.010
△J=+2
对阶得：[y]补 = 00,111;00.00101 [-y]补 = 00,111;11.11011
尾数求和得： [x+y]补=00,111; 01.00010
尾数求差得： [x-y]补=00,111; 00.11000
对[x+y]补进行规格化：[x+y]补=.*; 00.10001 溢出
对[x-y]补进行规格化：[x-y]补=00,111; 00.11000 已规格化
故：[x+y]补 溢出；[x-y]补=00,111; 00.11000
第四章 指令系统练习题答案
一、填空题
-
是指一台计算机中所有机器指令的集合。指令系统 - 计算机根据其指令系统的复杂程度可分为 计算机和 计算机。
复杂指令系统、简单指令系统 - 一条指令由 和 两部分组成。操作码、操作数地址码
- 指令的 指明本条指令的操作功能， 指出该条指令涉及的操作数的地址。操作码、操作数地址码
- 一般说来，一个包含n位的操作码最多能够表示 条指令。2^n
- 操作码有三种组织方式，它们是 、 和
。定长的操作码、变长的操作码、操作码与操作数地址有所交叉 - 计算机操作数的来源、去处通常为 、 和 。
CPU内部的通用寄存器、内存的一个单元 和 外设接口中的寄存器。 - 指令中给出的地址称为 ，操作数的真实地址称为 。
形式地址、有效地址
二、判断题
（ √ ）1.指令格式与机器字长，存贮器容量及指令功能都有很大关系。
（ × ）2.不同计算机，其操作码的编码和位数相同。
（ √ ）3.确定指令字长的原则是指令字长尽可能短，节省内存空间，提高执行速度，提高代码利用率。
（ × ）4. 确定指令字长的原则是指令字长尽可能长，表示的与指令相关的信息多。
（ √ ）5. 确定指令字长的原则是指令字长等于字节的整数倍，以避免存贮空间的浪费。
（ √ ）6. 在设计机器时，一般追求指令字长可变，这样可节约存贮空间，提高机器效率，但控制复杂，成本高。
（ × ）7. 在设计机器时，一般追求指令字长固定，这样可节约存贮空间，提高机器效率，但控制复杂，成本高。
（ √ ）8. 复杂指令系统计算机（CISC）指令系统功能强，指令条数多，指令系统庞大，研制周期长，系统效率低。
（ √ ）9. 简单指令系统计算机（RISC）指令系统尽可能简单，尽可能减少指令的执行时间以提高效率（多用寄存器指令，少用访内指令，指令格式一致，寻址方式简单）。
（ √ ）10. 简单指令系统计算机（RISC）只保留功能简单的指令，功能较复杂的指令用子程序来实现。
三、简答题 - 计算机中操作数来源、去处有哪些？
立即数，在指令中已经给出，读取指令时就取得了操作数，只能作为来源；
CPU中的通用寄存器，在CPU内的寄存器中，CPU执行时可从寄存器中获得，不需要再访问内存，速度快；
存储器操作数，在内存中，可通过直接寻址、间接寻址等方式取得，CPU执行时要再次访问内存，速度慢。
外设接口中的寄存器，在外设接口中，用于外设的输入输出操作，速度最慢。 - 不同的计算机，其用途不同，系统结构不同，采用的硬软件技术不同，其指令系统的功能也不同，但其指令不外乎哪几类？
- 算逻运算类
- 数据传送类
- 指令控制类
- I/O类
- 其它：停机
上述5项不分先后次序
四、分析与设计 - 一台处理机具有如下指令格式：
3位 ６位 ３位 ３位
X OP 源寄存器 目标寄存器 地址
指令格式表明有８个通用寄存器（长度16位），X指定寻址模式，主存实际容量为128k字节。
⑴ 假设不用通用寄存器也能直接访问主存中的每一个单元，并假设操作码域OP=6位，请问地址码域应分配多少位？指令字长度应有多少位？
⑵ 假设X=111时，指定一个通用寄存器用做基址寄存器，请提出一个硬件设计规划，使得系统利用被指定的通用寄存器能访问1M主存空间中的每一个单元。
解：（1）因为2^17=128K，所以地址码＝17位, 操作码＝６位
指令长度＝17 + 3 + 3 + 6 + 3 = 32位
（2）此时指定的通用寄存器用作基址寄存器（16位），但16位长度不足以覆盖1M字地址空间。
将通用寄存器左移４位，低位补０，形成20位基地址。然后与指令字形式地址相加得有效地址，可访问主存1M地址空间中任何单元。 - 指令格式如下所示。OP为操作码字段，试分析指令的格式，回答下列问题。
（1）该指令系统最多可有多少条指令？
（2）根据指令格式可知最多可有多少个源寄存器？
（3）根据指令格式可知最多可有多少个变址寄存器？
（4）根据指令格式可知该指令是几地址指令？
（5）根据指令格式可知两个操作数分别存储在哪里？
解：（1）操作码是从D26位到D31位,共6位，2^6=64，故该指令系统最多可有64条指令
（2）表示源寄存器是从D18到D22位，共5位，2^5=32，故最多可有32个源寄存器
（3）表示源寄存器是从D16到D17位，共2位，2^2=4，故最多可有4个源寄存器
（4）二地址指令
（5）一个操作数在源寄存器，另一个操作数在存储器中（由变址寄存器内容+偏移量决定）。
3. 某指令系统的指令字长12位，每个地址码长3位，试提出一种设计方案，使该指令系统有4条三地址指令，8条二地址指令，128条单地址指令，32条零地址指令。
解：设计如下：
三地址 0 ×× D1 D2 D3 4
二地址 1 00 ××× D1 D2 8
单地址 1 01 ×××××× D1 64
单地址 1 10 ×××××× D1 64
零地址 1 11 ××××× 0000 32
第五章 存储器练习题参考答案
一、填空
-
存储器用于存放暂时不用的程序和数据，其特点是容量大、速度较低、CPU不能直接读写。外（辅助） -
存储器用于存放当前运行的程序和数据，是主机一部分，其特点是速度较高，CPU可直接读写。内（主、cache） -
半导体存储器按存取方式分为 和 。按存储原理分为
和 。ROM 、RAM、 静态（SRAM）、动态（DRAM） -
ROM主要分为 、 、 、 。
MROM 、PROM 、EPROM 、E2PROM -
存储器层次结构主要由高速缓冲存储器 、 和 组成。
Cache、主存储器、辅助外存 -
存储器片内译码方式分为 和 方式
单译码方式（一维译码）、双译码方式（二维译码） -
动态DRAM的刷新方式有 、 和 。
集中式、分散式、和异步式 -
提高存贮器性能的技术主要有 、 、 和
。双端口存储器、主存多体交叉存取方式、高速缓冲存贮器Cache
、虚拟存贮器（Virtual Memory） -
Cache的理论基础是 原理。程序的局部性
-
程序的局部性原理包括程序 局部性和 局部性两个方面。
空间局部性 时间局部性 -
假设某计算机的存储系统由Cache和主存组成，某程序执行过程中访存1000次，其中访问Cache缺失（未命中）50次，则Cache的命中率是 。95%
-
Cache地址映射常用的方式有 、 、和 。
直接映射、全相联映射、组相联映射
二、判断题
（ √ ）1. 存储器片内译码方式采用双译码结构，不能节省地址线的数目，但可以节省地址选择线的数目。
（ × ）2. 静态SRAM和动态DRAM都是非破坏性读出。
（ √ ）3. 静态SRAM是非破坏性读出，不需要重写；动态DRAM是破坏性读出，需要刷新。
（ √ ）4. 动态DRAM两次刷新时间间隔不能超过允许时间2ms。
（ √ ）5. 刷新优先于访存，但不能打断访存周期。
（ × ）6. 在刷新期间内，可以访存。
（ √ ）7. 引入高速缓冲存贮器Cache的目的是提高内存速度，解决内存与CPU速度不匹配的问题。
（ × ）8. 刷新优先于访存，所以可以打断访存周期。
（ √ ）9. 存储器层次结构中越靠近CPU的存储器数量越少、存取速度最快，价格越高。
（ √ ）10. 存储器层次结构中越远离CPU的存储器数量越多、存取速度最慢，价格越低。
三、简答 -
存储器层次结构包含了哪些层？分别解决了存储系统的哪些问题？
答：寄存器 、高速缓冲储存器（cache）、主存储存器、辅助外存。
缓存与主存层次，主要解决：cpu和主存速度不匹配
主存与辅存层次， 主要解决：存储系统的容量问题 -
MOS型RAM分为静态SRAM和动态DRAM，它们各有哪些特点？分别用于哪种类型的存储器？
静态SRAM特点是集成度低（高/低），功耗大，不需要（需要/不需要）刷新，速度快，价格高。
动态DRAM需要（需要/不需要）刷新。集成度高，比静态RAM功耗低，价格便宜。
静态SRAM通常用于高速缓冲存储器，而动态DRAM通常用于普通内存。 -
ROM主要有哪些类型？简述其各自的特点。
答：① 掩膜只读存储器: 在制造过程中，将数据烧录于线路中，其内容在写入后就不能更改。
② 可编程只读存储器：内部有行列式的镕丝，视需要利用电流将其烧断，写入所需的数据，但仅能写录一次。
③ 可擦除只读存储器：可利用高电压将数据写入，擦除时将线路曝光于紫外线下，则数据可被清空，并且可重复使用。
④ 可电改写的只读存储器：使用高电场抹除数据。 -
什么叫刷新（Refresh）？静态SRAM和动态DRAM都需要刷新吗？
在利用电容上的电荷来存储信息的动态半导体存贮器中，由于漏电使电容上的电荷衰减，需要定时（2ms）重新存贮，这个过程叫刷新。
静态SRAM不需要刷新，动态DRAM需要刷新。 -
动态随机存储器主要有哪几种刷新方式？简要说明各种刷新方式的特点？
动态随机存储器主要的刷新方式有集中式、分散式、和异步式。
（1）集中式
在允许的最大刷新时间间隔2ms内，集中安排刷新时间。其特点是存取周期不受刷新影响，速度快。存在“死区”，刷新时间内不能读/写；
（2）分散式
把系统的存取周期分成两部分：一部分读/写，一部分刷新，每次读出信息后，立即对它刷新。无“死区”，系统存取周期长，降低了整机的运算速度，不适于高速缓冲存贮器。
（3）异步式
以上两种方式的结合，在2ms的时间内，把存贮单元分散地刷新一遍。折中，使用较多。 -
什么是程序的局部性原理？
⑴ 时间上的局部性
如果某一地址空间的程序被访问，则近期它可能还会被再次访问。如：循环结构的程序
⑵ 空间上的局部性
如果某一地址空间的程序被访问，则它附近的程序有可能被访问，如：顺序结构程序 -
虚拟存贮器的理论依据是怎样的？
一个程序运行时，在一小段时间内，只会用到程序和数据的很小一部分，仅把这部分程序和数据装入主存储器即可。更多的部分可以在用到时随时从磁盘调入主存。在操作系统和相应硬件的支持下，数据在磁盘和主存之间按程序运行的需要自动成批量地完成交换。
四、分析与设计 -
设有一个具有24位地址和16位字长的存储器，问：
（1）该存储器能存储多少个字节的信息？
（2）如果存储器由4M ×4位SRAM芯片组成，需要多少片？
（3）需要多少位地址作芯片选择？
（4）需要多少位做片内地址线？
解：（1）存储字数为2^24=16M，故能存储32M个字节的信息。
（2）所需芯片数为16/4 × 16/4=16片。
（3）地址总线的低22位可以直接连到芯片的22个地址线管脚，而地址总线的高2位需要通过译码器进行芯片选择。存储器组成方案为位并联与地址串联相结合的方式。
（4） SRAM芯片的寻址范围为4M，需22条地址线。 -
用1K×4的2114组成8K×8的存储器，并与CPU连接，并写出每片芯片的地址范围。
地址范围：8K，13位
0,1片：000 0000000000B～000 1111111111B 即 0000H~03FFH
2,3片：001 0000000000B～001 1111111111B 即 0400H~07FFH
4,5片：010 0000000000B～010 1111111111B 即 0800H~0BFFH
6,7片：011 0000000000B～011 1111111111B 即 0C00H~0FFFH
3. 某机CPU可输出数据线8条，地址线20条，控制线1条（W’E）。目前使用的存储空间为 64KB，其中： 16KB为 ROM，拟用 8K × 8位的 ROM芯片；48KB为RAM，拟用16K × 4位的 RAM芯片。
（1）需要两种芯片各多少片？
（2）写出ROM和RAM的地址范围。
解： （1）需要ROM芯片2片，RAM芯片6片。
（2）ROM的地址范围为
ROM1：0000000000000000B～0001111111111111B即 0000H—1FFFH
ROM2： 2000H—3FFFH
RAM的地址范围为
RAM1，RAM2 ：01000000000000000B～0111111111111111B
即4000H～7FFFH
RAM3，RAM4 ：8000H～BFFFH
RAM5，RAM6 ：C000H～FFFFH
第六章 控制器练习题参考答案
一、填空
-
是整台计算机的指挥系统，它指挥和控制全机的各个部分，使他们有条不紊的工作。控制器
2．取指刚开始时，PC中包含的是 。取指完成后，PC中包含的则是 。现行指令的地址，后继指令的地址
3．指令从内存中取出后，要放到控制器的 中，然后被分析，由控制器发出各种控制信号，控制有关功能部件执行指令。 IR
4． 分析指令所代表的操作，产生相应的控制信号。指令译码器ID
5. 控制器的功能包括 、 、 、 、
。取指令、分析指令、执行指令、控制主机与I/0设备交换信息、中断控制
6．据微操作信号的产生方式不同，可把控制器分成 和 两大类。
组合逻辑控制器、微程序控制器
7. CPU中的专用寄存器主要有 、 、 、 、
。
指令寄存器（IR）、程序计数器（PC）、 存储器地址寄存器（MAR）、存储器数据寄存器（MDR）、 状态标志寄存器（PSW）
8. 从取指开始，到执行完该指令所需的全部时间称为 。指令周期
9. 指令周期一定包含 、 周期，还可能包含 、 周期。
取指、执行、间址、中断
10.CPU执行一个基本操作所需的时间称为 ，其一般以CPU在内存中读取一个指令字的最短时间来规定。 机器周期（CPU周期）
11. 机器主频16M，平均每条指令的执行时间为2个机器周期，每个机器周期由2个时钟周期组成，机器的速度为 MIPS。4
12. 加速指令执行的方法是 、 。重叠 流水
13. 指令的 控制的思路是将一个复杂过程分成多个需时相等的子过程，每个子过程由一个独立的功能部件完成。流水
14. 在一个时钟周期内一条流水线可执行一条以上的指令。一条指令分为十几段指令来由不同电路单元完成，这种流水线称为 流水线。超标量
二、判断题
（×）1. 重迭不仅能加快一条指令的实现，只能加快相邻两条指令或一段程序的实现。
（√）2. 实现重迭，须以不增加功能部件（如：取指、分析、执行等）为前提。
（√）3. 流水线只能使用一套功能部件，要保证流水线的效率，必须使流水线不断流。
（√）4. 能用“关中断”指令来屏蔽的，只是可屏蔽中断，非屏蔽中断，不能用“关中断”来屏蔽。
（×）5. “关中断”指令能屏蔽所有类型的中断。
（√）6. CPU响应中断后就“关中断”，外来更高级别的中断需要中断处理时再响应。
（√）7. 非屏蔽中断一旦发生，CPU必须马上响应，因此，不能用“关中断”来屏蔽。
（×）8. 对中断源排队判优，不能由硬件实现，只能由软件实现。
（√）9. 对中断源排队判优，可由硬件实现，亦可由软件实现，硬件实现速度快，软件实现速度慢。
三、简答
-
控制器的主要功能有哪些？
取指令、分析指令、执行指令、控制主机与I/0设备交换信息、中断控制 -
CPU中的专用寄存器主要有哪些？
指令寄存器（IR）、程序计数器（PC）、 存储器地址寄存器（MAR）、存储器数据寄存器（MDR）、 状态标志寄存器（PSW）
3.加法指令ADD R1,@R0，其含义为:((R0))+(R1)→R1 ，根据如图所示的数据通路，分析指令的执行过程。
取指令: (PC)→MAR，Read
M[MAR]→MDR
(MDR)→IR
(PC)+1→ PC
分析指令: OP(IR) →ID
执行指令: (R0) →MAR，Read
M[MAR]→MDR
(MDR)→ Y
(R1) → ALUr
＋
(Z) →R1 -
为什么要有中断系统？
答：提出采用中断的原因主要为：
①处理异常情况或特殊请求
②提高CPU的效率
③实时控制需要 -
什么是中断？中断与“转子”有何区别？
答：中断指计算机在运行过程中，遇到一些异常情况或特殊请求，CPU能暂停正在执行的程序，转去为外来请求服务，并在服务结束之后，自动返回原程序的过程或功能。
中断与“转子”的区别：
①“转子”是事先安排的，而中断多是随机的；
② 主－子程序在功能上一般有联系，而被中断的程序和中断服务程序可以没有任何联系；
③中断过程较“转子”过程复杂。 -
CPU响应中断后，一开始就“关中断”，为什么？
答：CPU在运行一些重要程序时，或在保护现场、恢复现场时，一般不希望外界干扰，于是就关掉中断。等进入中断处理时再开中断，以便能相应外来更高级别的中断。 -
什么是中断源的排队判优？
按中断源的重要性，给每个中断源确定一个优先级，按优先级大小，给每个中断源排队，CPU响应时，先响应优先级高的中断请求。故CPU在响应中断前，须先对中断源进行排队判优。
四、分析与计算
1.中断响应顺序1→2→3→4，CPU在为1服务时，来了2的请求，为2服务时，来了3的请求，依此类推。处理优先次序为：1→3→4→2，如何处理？给出屏蔽字，画出中断过程示意图。 -
机器共有4级中断，中断响应次序为1→2→3→4，处理次序为1→3→4→2，CPU在为中断1服务时，同时来了2、4的请求，在处理4未完时，又来了3的请求。给出屏蔽字，画出中断过程示意图。
-
机器共有4级中断，中断响应次序为1→2→3→4，若处理顺序为1→4→2→3，CPU在为1服务时，同时来了2、3、4的请求。给出屏蔽字，画出中断过程示意图。
