1. コンピュータの階層構造
コンピュータシステムはハードウェアとソフトウェアから構成されており、機能ごとに細分化すると7つの層に分けることができます。
0 番目のレベルはハードワイヤード論理レベルで、コンピューターの中核であり、ゲートやフリップフロップなどの論理回路で構成されます。
最初のレベルはマイクロプログラム レベルです。このレベルの機械語はマイクロ命令セットであり、マイクロ命令を使用してプログラマによって作成されたマイクロプログラムは、通常、ハードウェアによって直接実行されます。
第 2 レベルは従来のマシン レベルです。このレベルのマシン言語はマシンの命令セットです。プログラマがマシン命令を使用して作成したプログラムは、マイクロプログラムによって解釈できます。
3 番目のレベルはオペレーティング システム レベルであり、オペレーティング システムの基本機能の観点から見ると、一方では従来のマシンのハードウェアとソフトウェア リソースを直接管理し、他方では従来のマシンの拡張です。機械。
第４レベルはアセンブリ言語レベルであり、このレベルの機械語がアセンブリ言語であり、アセンブリ言語の翻訳を完成させたプログラムをアセンブリプログラムと呼びます。
5 番目のレベルは高級言語レベルです。このエピソードの機械語はさまざまな高級言語です。通常、高級言語の翻訳を完了するにはコンパイラーが使用されます。
第 6 レベルはアプリケーション言語レベルで、コンピュータを特定の目的に適合させるために特別に設計されているため、このレベルの言語はさまざまな問題指向のアプリケーション言語になります。
コンピュータシステムをその機能に応じて複数の階層構造に分割することは、コンピュータシステムの動作プロセスを正しく理解し、コンピュータシステムにおけるソフトウェアとハードウェアの状態と役割を明確にするのに役立ちます。
2. メモリアドレスと単位の関係
メモリアドレス（Memory address）とは、メモリ内の記憶単位の番号です。メモリ内のストレージ ユニットの数が多いため、検索するには各ストレージ ユニットにメモリ アドレスを割り当てる必要があります。メモリ アドレスはメモリ内の位置の番号です。
3. バスと分類
(1) バス：複数のコンポーネントが時分割で使用できる公共情報伝送路の集合です。
(2) 1. データ伝送形式による：シリアルバスとパラレルバス
2. バス機能による: オンチップバス、システムバス、通信バス
3. タイミング制御モードによる: 同期バス、非同期バス
4. バスの特性と性能指標
(1) バスの特性:
- 機械的特性：サイズ、形状、ピン数、配列順序
- 電気的特性：伝送方向と有効レベル範囲
- 機能特性：各伝送路の機能（アドレス、データ、コントロール）
- 時間的特性: 信号のタイミング関係
(2) バス性能指数
1. バスの伝送周期（バスサイクル）
バス動作 (アプリケーション フェーズ、アドレス指定フェーズ、送信フェーズ、および終了フェーズを含む) に必要な時間は、通常、いくつかのバス クロック サイクルで構成されます。
2. バスクロックサイクル
つまり、マシンのクロックサイクルです。コンピュータには、コンピュータ全体のさまざまなコンポーネントを制御するための統一クロックがあり、バスもこのクロックによって制御されます。
3. バスの運行頻度
バス上のさまざまな操作の頻度。バス サイクルの逆数です。バス サイクル = N クロック サイクルの場合、バスの動作周波数 = クロック周波数 / N となります。実際には、1 秒間に複数回データを送信することを指します。
4. バスのクロック周波数
つまり、マシンのクロック周波数であり、クロック周期の逆数です。クロック周期が T の場合、クロック周波数は 1/T です。実際には、1 秒間に何クロック サイクルがあるかを指します。
5. バス幅
バス ビット幅とも呼ばれ、バス上で同時に送信できるデータ ビットの数で、通常は 32 ビット (ビット) バスと呼ばれる 32 などのデータ バスの数を指します。
バス帯域幅 = バス動作周波数 × バス幅 (bit/s) = バス動作周波数 × (バス幅/8) (B/s)
6. バス帯域幅
これは、バスのデータ送信速度、つまり単位時間あたりにバス上で送信できるデータのビット数として理解でき、通常は 1 秒あたりに送信される情報のバイト数で測定されます。 1 秒あたりのバイト数 (B/s) で表されます。
7. バス多重化
バス多重化とは、信号線が異なる時間に異なる情報を送信することを意味します。より少ないワイヤでより多くの情報を送信できるため、スペースとコストが節約されます。
8. 信号線数
アドレスバス、データバス、コントロールバスの 3 つのバス数の合計を信号線数と呼びます。
五、バス構造: シングルバス構造、ダブルバス構造、スリーバス構造
(1) シングルバス構造: コンピュータシステム全体の主要な機能コンポーネントを接続するバスのグループであり、主要なコンポーネント間のすべての情報伝達はこのバスグループを経由します。
(2) デュアルバス構造は、CPU、メインメモリ、チャネル間のデータ転送に使用されるメインメモリバスと、複数のチャネル間の通信に使用される I/O バスの 2 つのバスを備えています。外部デバイスとチャネル、データ送信。
(3) 3 バス構造とは、コンピュータシステムの構成要素間で、メインメモリバス、I/O バス、ダイレクトメモリアクセス DMA バスの 3 つの独立したバスを使用して情報経路を形成する構造です。
6. バス接続方式：シリアル伝送、パラレル伝送、時分割伝送
1. シリアル伝送
情報がシリアルに伝送される場合、伝送線は 1 本のみであり、パルスで伝送されます。
シリアル伝送では、デジタルのすべての 2 進ビット (ビット) を表すパルス信号が、一度に 1 ビットずつ順番に送信されます。通常、最初のパルス信号はデジタルの最下位ビットを表し、最後のパルス信号はデジタルの最下位ビットを表します。上位ビット。
シリアル伝送では、送信側で送信データをパラレルからシリアルに変換する「ディスアセンブリ」と、受信側でシリアルからパラレルに変換する「アセンブル」が必要になります。
2. パラレル伝送
バイナリ情報を並行して伝送する場合、データ ビットごとに別の伝送ラインが必要です。情報を構成する 2 進数のビット数に応じて、同じ数の伝送ラインが必要となるため、2 進数「0」または「1」は異なるラインで同時に伝送されます。
並列伝送では電位伝送が一般的です。パラレル データ転送は、すべてのビットが同時に転送されるため、シリアル データ転送よりもはるかに高速です。
3. 時分割伝送
時分割伝送の 2 つの概念:
• 1 つは、アドレス情報とデータ情報の両方を特定の伝送路上で伝送するバス多重方式を使用する方法です。このため、アドレス送信とデータ送信のタスクを異なる時間間隔で完了できるように、タイム スライスを分割する必要があります。
•もう 1 つの概念は、バスを共有するコンポーネントがバスを時間共有するというものです。
7. バス制御: チェーンクエリモード、カウントタイミングクエリモード、独立リクエストモード
(1) チェーンクエリ方式では、バスリクエストライン(BR)が1本、バスビジーライン(BS)が1本、バスコンセントライン(BG)が1本だけ必要となります。BG ラインはすべてのデバイスを直列に接続するチェーンのようなもので、デバイスの優先順位が固定されており、構造が単純でデバイスの拡張が容易ですが、回路の故障には非常に敏感です。 i 番目のデバイスに障害が発生すると、その後の i 番目のデバイスは動作できなくなります。
(2) カウンタタイミングクエリモードのバスリクエスト(BR)ラインとビジー(BS)ラインは各デバイスで共用ですが、クエリを実現するにはlbN(Nはデバイス数)のデバイスアドレスラインが必要です。機器の優先順位は固定できず、制御はチェーン クエリよりも複雑で、回線障害はチェーン クエリほど敏感ではありません。
(3) 独立リクエストモードでは制御線の数が多く、N 個のデバイスが N 個のバスリクエストラインと N 個のバス承諾ラインを共有し、バス調停ラインがより複雑になります。ただし、応答時間は速く、デバイスの優先順位の順序制御は柔軟で、事前に固定することも、プログラムを通じて優先順位を変更することもでき、必要に応じて特定のデバイスの要求をブロックすることもできます。
八、バス通信：同期通信と非同期通信
(1) 同期通信: コンポーネント間の情報伝送は、固定帯域幅と固定距離によるシステム時間スケールで同期されます。情報の伝送速度が速く、バスの長さの影響を受けにくいため、バス上のタイムラグにより同期誤差が発生しやすく、クロック上の干渉信号により同期ずれが発生しやすい (2) 非同期通信
： I/Oバスは一般的に異なります。多くのI/Oデバイスで速度が共有されるため、非同期通信が使いやすくなります。非同期通信はさらに片方向制御とリクエスト/リプライ双方向制御に分かれます。