まず、基本的な構造やCPUの機能
1、機能
問題を解決するためにコンピュータを使用する場合は、私たちが最初に彼のためのプログラムを作成する必要があり、プログラムは、命令のシーケンスであるプログラムがメモリにロードされると、このシーケンスは明らかに、任意の場所で動作するように使用されるデータを見つけ、何をすべきか、コンピュータを教えてください、それはコンピュータでタスクや命令の実行を自動化するための命令をフェッチすることができます。この作品で独占的に使用される通常CPUと呼ばれる中央処理コンピュータコンポーネント、と呼ばれています。
CPUは、点線のフレーム構造であります
CPUはアドレスバスやデータバス入出力ポートを介してメモリにアクセスします。
ALU：キャッシュから2つの数値を実行する計算結果から、DRアキュムレータACレジスタに一時的アキュムレータに格納されます。
条件ステータスレジスタ：ビット0オーバフローフラグやその他のフラグ
DRバッファレジスタ：この情報ではCPUの外には、データや命令がCPUのキャッシュレジスタDR内に進入させるかどうか、長期滞在を持っています。
命令レジスタ：結果とタイミングコントローラを翻訳する現在の命令が実行されている、ここで命令はオペコードとアドレスコードが含まれ、命令デコーダへの操作コードが命令を何をすべきか知っているだろう、命令デコーダは、オペレータに伝えます発電機は、その後、時系列順にコンピュータの実行コマンド実行手段に送信します。
プログラムカウンタ：アドレスを次に実行すべき命令
アドレスレジスタ：アクセスされているCPUのメモリアドレスを格納し、直接一般的に接続され、アドレスバス
CPUキャッシュの実質的な部分は、三つの主要なオペレーター及びコントローラから成ります。
第二に、プロセスの実行指示
基本的な概念の命令サイクル
問題：コンピュータ可読命令、データバイナリコード内のメモリに格納され、コンピュータ・カンタービレは、バイナリコードを区別は命令またはデータは？
コンピュータは自動的に除き、閉サイクルを構成し、何度も何度も、命令を実行し、別の命令が続く実行されるこの命令でメモリから命令およびストアドプロシージャをフェッチうまくときに停止コマンド、さもなければサイクル意志無期限に継続、
命令サイクル：CPUは、メモリから取り出し、その命令時間の合計、異なる命令サイクルの命令の命令を実行します。
CPUサイクル：マシン・サイクルとして知られている、メモリから読み出された命令語が定義されている最短時間で
クロックサイクル：しばしばビートと呼ばまたはパルス周期T、CPUクロックサイクルを複数備えサイクル
例えば：コード実行の分析
CLA;明確な指示は、すべての蓄積されたビットは、レジスタACにクリアされます
加算命令、追加メモリ空間ACの内容のベースにアキュムレータ30の内容物30を追加
STA 40：書き込みアドレスとメモリ空間40
NOP：ノーオペレーション
JMP 21：ジャンプ命令は、ターゲットアドレスは21です
021から024までの単一アドレス命令に記載されているコマンドを、記憶、CPUは、サイクルをフェッチする必要があります
最初の命令は、命令フェッチ、メモリにアクセスする必要がある1つのCPUサイクルを占有しません。最初のPCコンテンツを20なり、サイクルが始まる実行する前に、命令は、命令アドレスは、メモリ20にアクセスするためのアドレス20であり、フェッチアドレスレジスタがアクセスされる現在のCPUのメモリアドレスを格納するアドレスレジスタと、アドレスバスに直接接続されています。最初のステップは、PCに空腹0アドレスレジスタであり、次いで、アドレスバスに送られるように、（自動、この時間値が完了し、PC 21の内容は次の命令のための準備となります）、メモリアドレスバスは、アドレスがデータバスを介してCPUにローカル命令にメモリ20から読み出され、キャッシュは現在ヶ月でDRレジスタ渡し、今のみ命令がフェッチステージための命令であるので、それは、そのリード命令を判断することができますそう命令レジスタIRに送信話すように、実行すべき命令がIRに格納された現在の情報であり、命令デコーダに命令オペコード情報は、コントローラのデコード動作と結果は、タイミングジェネレータを伝えますこの時間は、動作制御部と、タイミング発生器ALUとアキュムレータは、施行令を発行します。ALUは、アキュムレータ0の内容となります。
第二命令：命令がフェッチサイクルは、実行期間は、2つのCPUサイクルを占有し、CPUを占有しています。現在のPCの値は、最初のアドレスは、データバスバッファを介して、ローカルadd命令のメモリアドレス21から読み出し、PC + +1の内容を、アドレスバスに、PCにレジスタ21、21ですヶ月今登録し、服用コントローラの動作およびタイミング発生器、アキュムレータ30内のADD命令のオペランド、アドレスの他に指示ステージ、命令レジスタに送信された命令、命令デコーダに送られるオペランド、デコード結果ユニットは、アドレスデータ30にアクセスするためには、内部バス・アドレス・レジスタを介して命令レジスタ30を通過する必要があり、アドレスレジスタは、アドレスバス、ガイド部30の値のメモリアドレスとの間に接続されているので実施段階ので、データバスを介してアドレス30のデータ量高度バッファ・レジスタの6ヶ月間は、アキュムレータはALUのさらに数、合計として供給され、再びアキュムレータにデータを書き込むされ、ALUにデータを送信しますデバイス。
第3の命令：PCの現在の内容は、私たちは、アクセスユニット22、リードコマンドに対応するために22持っている、メモリにアクセスするための番号を書きます。、フェッチステージであるように、バッファレジスタにデータバスを介して、コンテンツのユニット22、命令フェッチのアドレスをアドレスバスを介して、最初のアドレスはPCにレジスタ22、及びPC値は23 + +1なりますしたがって、命令レジスタに送信された命令は、命令レジスタコードは、操作命令デコーダは、命令デコーダコントローラと、タイミングジェネレータ40、内部バス40を通過さ書き込むべきアドレスに演算結果に送られますアドレスレジスタに、アドレスは、バス部40を介して選択され、内部データバスを介して、アキュムレータの高度バッファ6つのレジスタの値は、メモリに書き込まれます。
送信するためにバッファレジスタにデータバスを介してPCのメモリ23は、メモリ23を見つけるために、アドレスバスユニットアドレスを経由して、アドレスレジスタにヌル操作、PC 23の代表である、演算命令、：第4の命令命令デコーダに、次に何もしません。これは、1つのCPUサイクルの合計を占めています。
第五の命令：PCメモリ24は記憶部24のアドレスを見つけるためのガイドを介してアドレスレジスタ24、アドレスバスに送られるフェッチステージであるように、命令バッファ・レジスタへのバスを介して、命令が送信されます。コマンドレジスタへ。その後デコード、
ジャンプ命令ジャンプアドレスバック再書き込みPCのエッセンス。
例：以下は、機械の図デュアルバスデータ経路構造に示され、IR命令レジスタ、プログラムカウンタ（自己増力機能を有する）、（R / W制御信号によって）Mメインメモリ、ARアドレスレジスタ、DRのPC添加によるデータバッファレジスタ、ALU、完成されたもの操作、制御信号Gはゲートであることを減算制御信号は、また、小さな丸でマークされた線は制御信号を表し、制御形態のYI yは入力レジスタを表します。信号は、制御信号が出力R 1 OレジスタR1である、ライン制御不能の文字列をマークされていません
PCへの命令アドレスは、対応するマイクロ動作制御信号シーケンスを示していますと仮定して、質問を描く> R0機能動作命令サイクルプロセス - 1）R2、R0命令完了（R0）+（R2）を追加。
：サイクル命令フェッチとを含む命令を実行します
FETCH：PC内の命令のアドレスを、PCoのG ARiを（PCは、アドレスレジスタに命令アドレスが必要）
メモリ・アドレス・バスのパスを経由して、アドレスバスと同等に到達するためのAR
プラス制御信号を読んで、CPUはレジスタに行く（DR）をキャッシュにメモリの内容を読み取り
命令は、コマンドレジスタに送信された命令である：DRO B G Aバスレジスタ書き込み命令バスIRI
デコーディング
R0 X R0o BバスG XIの内容
バスG YiにコンテンツR2 Y R2O B
+のみALU制御信号に接続されています
結果はR0にGを介して、バスBを介しR0 R0に格納されます。
2）SUB R2 R3
例えば三、16ビット・コンピュータ・ワード長、固定長16ビット命令ワード結果、図に示すデータパス構造の一部は、図中の全ての制御信号。1有効で、無効が0で表され、制御信号MDRInE例として1 MDRにDBからデータを可能にする、MDRin 1は、MDRにバスからデータを許可表し、MARは、出力が有効になっていると仮定しました。
ADD命令（R1）を添加すること、R0は関数である（R0）+（（R1）） - >（R1）は、一次と呼ばれるデータのデータ記憶部にR0とR1の内容物を入れて、ガイド内に結果を配置します保存されたR1主記憶装置の内容の意義の範囲内。
次の表は、各ビート信号と有効な制御機能のためのテーブルの命令実行ステージと表に記載されている指令値と各ストリート撮影デコードステージ（クロック周期）の制御機能及び信号有効押し記載の方法を与えます
| クロック | 機能 | 効果的な制御信号 |
| C1 | MAR < - （PC） | PCOUTマリーナ |
| C2 | MDR <-M（MAR）PC < - （PC）+1 | MEMR MDRinE PC + 1 |
| C3 | そして、< - （MDR） | MDRout |
| C4 | 命令デコード | ノー |
ソリューション：分析
1.データパスは、（メモリバス指令演算部、CPU）
図2に示すように、CPUの命令サイクルクロックサイクルサイクル
図3に示すように、機械命令ADD（R1）、R0の意味：（R0）+（（R1））（R1）
図4に示すように、フローチャート設計命令サイクル
図5に示すように、命令実行ステージ制御信号のリスト
第二に、役割およびシステムのタイミング信号
信号タイミング：同様のスケジュールの事でCPUをコンピュータが正確、迅速、整然とした作業ができるように。
マシンが開始されると、すなわち、CPUは、異なる順序を使用して、命令をフェッチし、実行制御動作を開始し、整理インターバルタイミングパルスを、パルス。ときパルスが到着したときにタイムスタンプを提供するために必要なコンピュータ作業の様々な部分に、何をすべきか、とのパルス行うために必要な機械の動きをどのようなリズミカルなコマンド。
第三に、動作原理とファンクションコントローラ
マイクロプログラムコントローラ：マシンが実行されている場合、読み取り専用メモリ（制御メモリ）へのマイクロ命令を書き込むための動作制御信号
所定の操作を通して対応する部分を実行するように、マシン全体ロック徐各種の動作制御信号をもたらす、いずれかでマイクロ命令を1つずつ削除します。
1.マイクロコマンドとマイクロマニピュレーション
デジタルコンピュータ：コントロールは、実行ユニット（コントローラ）（算術メモリ周辺機器）を意味
マイクロコマンド：制御ライン制御コマンドによって送信された実行ユニットの種々の構成要素を制御します
マイクロ操作：操作部材を受け入れるマイクロコマンドを実行した後
制御部材と接触部材は、制御ラインを実行し、フィードバック情報を介し。
コントロールは意味 - 「実行制御線ガイド部材を
実行は意味 - 「フィードバック制御線ガイド部材を
コントロールの操作に反応部材を実行する状態テストと呼ばれる新しいマイクロコマンドを配置する実行ユニットにより状態に応じて制御手段へのフィードバックラインを介し手段
互換性マイクロ操作：同僚又は同じCPUサイクル内で並列に実行することができる顕微
マイクロオペレーションの排他：同じCPUではない同僚かどうかは、マイクロ操作の周りに並列に実行することができます
2、およびマイクロプログラムのマイクロ命令
マイクロ命令：マシンのCPUサイクルでは、演算機能の組み合わせを実現するマイクロコマンドの組
マイクロ：マイクロ命令からなる機械命令シーケンスの数の機能を実現します
1 = 1つの機械命令マイクロ
プログラム - 「コマンド= {マイクロマイクロマイクロコマンド} { - >}顕微
マイクロ命令の基本フォーマット：
