デジタルIC設計研究ノート
形式
1. 基本特点
2. Reference Design 和Implementation Design
3. container
4. 读入共享技术库
5. 设置Reference Design
6. 设置Implementation Design
7. 保存及恢复所做的设置
8. 运行verify 命令
1.基本機能：
Synopsys Formalityはフォーマル検証ツールであり、変更されたデザインを元のバージョンと比較したり、RTLレベルのデザインとそのゲートレベルのネットリストが機能的に一貫しているかどうかを比較したりできます。
IC設計では、通常、さまざまなステップのネットリストを比較するために使用されます。ロジック合成ネットリスト、フロアプランネットリスト、配置ネットリスト、CTS挿入ネットリスト、P＆Rネットリスト、各ステップの後に、ネットリストに新しいロジックが追加されますが、この新しいロジックが追加されますofは、元のネットリストの論理機能を変更できません。
2.リファレンスデザイン和実装デザイン：
フォーマル検証プロセスには2つの設計が含まれます。1つは論理機能が要件を満たす標準設計であり、Synopsysの用語ではリファレンス設計と呼ばれます。もう1つは、論理機能がまだ検証されていない変更された設計です。設計
3.コンテナ：
コンテナは、Formalityがデザインを読み取るために使用するスペース、つまり「コンテナ」として理解できます。通常、リファレンスデザインと実装デザインをそれぞれ格納するために2つのコンテナが作成されます。
4.共有テクノロジーライブラリを読み込みます。
検証プロセスを開始する前に、使用するすべての共有テクノロジライブラリを最初に読み込みます。
5.リファレンスデザインを設定します。
- 1）新しいコンテナを作成します。
- 2）エントリーレベルのネットリストを読みます。
- 3）デザインがリファレンスデザインであることを確認します。
- 4）リファレンスデザインへのリンク。
6.実装設計を設定します。
- 1）implという名前のコンテナを作成し、clk_insert1.vファイルを読み取ります。
- 2）実装設計を確認します。
- 3）デザインをリンクします。
- 4）デザインを現在のデザインとして設定してから、test_seポートを0に設定します
7.設定を保存して復元します
8.verifyコマンドを実行します
形式性は、行われた設定に従って、refとimplの2つの設計を検証します。
動的シミュレーションと比較すると、次のような利点があります。
- パターンを開発して検証する必要はありません
- もっと早く
- 100％のカバレッジ
- 物理的およびタイミング情報を考慮せずに、純粋に論理的な検証
欠点は次のとおりです。
- タイミングは考慮されていないため、STAツールで使用する必要があります。
—転載されたコンテンツは、知乎ユーザーのアーメンからのものです、ありがとう^^：https：//zhuanlan.zhihu.com/p/73307269
【注意】：個人学習メモ、間違いがありましたら、お気軽に教えてください、丁寧です~~~