デジタルIC設計研究ノート
静的タイミング分析
1. 时序分析路经
2. 保持时间
2.1 概念
2.2 路径分析
1.タイミング解析
パスのタイミングパスタイプ：
①In2reg：
シーケンシャルコンポーネントのデータ入力端子への入力ポート②Reg2reg：シーケンシャルコンポーネントのクロックピンから次のシーケンシャル原稿のデータ入力端子へ
③Reg2out：シーケンシャルコンポーネントのクロックピンから出力ポート
④In2out：入力ポートから出力ポートへ
2.ホールドタイム
2.1コンセプト
ホールドタイム、Th、Thold、Dフリップフロップ、クロックの有効エッジが到着した後、データが安定していなければならない最小時間。
ホールドタイムチェック：最初のDフリップフロップ（起動フリップフロップ）のクロックの有効なエッジから次のDフリップフロップ（キャプチャフリップフロップ）の同じクロックの有効なエッジまで。セットアップ時に前のエッジを確認してください。
したがって、セットアップ時間のチェックはクロックとは無関係です。
ホールドタイム確認式：Tlaunch + Tck2q + Tdp <= Tcycle + Tcapture-Tsetup
2.2ホールドタイムパスの分析：
1。パス1：In2reg：シーケンシャルコンポーネントのデータ入力端子への入力ポート
-
制約入力遅延：set_input_delay
タイミングレポート： -
データ到着時間：Tarrived = Tinput_delay + Tdp
-
データ所要時間：必須= Tcapture + Thold + Tuncertainty
Slack = Tarrived-必須> 0;
2.パス2：Reg2reg：タイミングコンポーネントのクロックピンの次のタイミング原稿のデータ入力端子の
タイミング図
タイミング図からわかるように、確立時間確認式：
Tlaunch + Tck2q + Tdp> = Tcapture + Thold
タイミングレポート：
- データ到着時間：Tarrived = Tlaunch + Tck2q + Tdp
パスグループは宛先クロックドメイン
パスタイプに属します：min
注：ホールドタイムは、使用される最小遅延（最小遅延）である必要があります。つまり、最小遅延では、起動パスです。時間はまだキャプチャパスの時間よりも大きいため、すべての遅延が要件を満たします。 - データ所要時間：Trequired = Tcapture + Thold + Tuncertainty
Tuncertainty：ジッターとスキューの値を参照します。ホールドチェックをより厳密にするために、Tuncertaintyの値を追加してキャプチャパスの時間を増やします。
スラック：時間マージンは、0以上の場合にのみ、タイミング制約要件を満たすことができます。
Slack = Tarrived-Trequired> 0 ;;
3.パス3：Reg2out：出力ポートへのシーケンシャルコンポーネントのクロックピン
-
約出力遅延：set_output遅延
-
制約ロード：set_load
タイミングレポート： -
データ到着時間：到着= Tlaunch + Tck2q + Tdp
-
データ所要時間：Trequired = Tuncertainty- Toutput delay
注：タイミングレポートにはホールドタイムはありません。その理由は、フリップフロップから出力のタイミング解析の主な理由は、間の組み合わせロジックのタイミングマージンパフォーマンスを解析するためです。フリップフロップと出力ポート。ホールドタイムの要件を満たすかどうか。図からわかるように、キャプチャパスでは、全期間が出力遅延に含まれ、ホールドタイムはありません。
Slack = Tarrived-必須> 0;
4.パス4：In2out：入力ポートから出力ポートへ
- 入力遅延制約：set_input_delay
- 出力遅延制約：set_output_delay
- 出力負荷制約：set_load
タイミングレポート：
-
データ到着時間：Tarrived = Tinput_delay + Tdp
-
データ所要時間：Trequired = Tuncertainty-Toutput遅延
Slack = Tarrived-Trequired> 0;
【注意】：個人学習メモ、間違いがありましたら、お気軽に教えてください、丁寧です~~~