デジタルIC設計研究ノート
静的タイミング分析
1. 时序分析路经
2. 建立时间
2.1 概念
2.2 路径分析
1.タイミング解析
パスのタイミングパスタイプ：
①In2reg：
シーケンシャルコンポーネントのデータ入力端子への入力ポート②Reg2reg：シーケンシャルコンポーネントのクロックピンから次のシーケンシャル原稿のデータ入力端子へ
③Reg2out：シーケンシャルコンポーネントのクロックピンから出力ポート
④In2out：入力ポートから出力ポートへ
2.セットアップ時間
2.1概念
セットアップ時間、Tsu、Tsetup、サンプリングDフリップフロップ、クロックの有効エッジが到着する前にデータが安定していなければならない最小時間。
確立時間確認式：Tlaunch + Tck2q + Tdp <= Tcycle + Tcapture-Tsetup
セットアップ時間チェック：最初のDフリップフロップ（起動フリップフロップ）の有効なクロックエッジから、次のDフリップフロップ（キャプチャフリップフロップ）の1サイクル後の有効なクロックエッジまで。
2.2確立時間パスの分析：
1。パス1：In2reg：シーケンシャルコンポーネントのデータ入力端子への入力ポート
- 制約入力遅延：set_input_delay
タイミングレポート： - データ到着時間：Tarrived = Tinput_delay + Tdp
- データ所要時間：必須= Tcycle + Tcapture-Tsetup-Tuncertainty
Slack =必須-Tarrived> 0;
2.パス2：Reg2reg：タイミングコンポーネントのクロックピンの次のタイミング原稿のデータ入力端子のタイミング図
。
タイミング図から、確立時間確認式：
Tlaunch + Tck2q + Tdp <= Tcycle + Tcapture- Tsetup
タイミングレポート：
- 1.データ到着時間：Tarrived = Tlaunch + Tck2q + Tdp
パスグループはエンドクロックドメイン
パスタイプに属します：セットアップ時間の場合、最長パスのデータ到着時間がタイミング分析に一致する場合、すべてのパスがタイミング分析に一致することを意味します。したがって、最大を選択します； - 2.データ所要時間：Trequired = Tcycle + Tcapture-Tsetup-Tuncertainty
Tuncertainty：ジッターとスキューの値を指します。セットアップチェックをより厳密にするために、Tuncertaintyの値が差し引かれます。
スラック：時間マージンは、0以上の場合にのみ、タイミング制約要件を満たすことができます。
Slack = Trequired-Tarrived> 0;
3.パス3：Reg2out：出力ポートへのシーケンシャルコンポーネントのクロックピン
- 約出力遅延：set_output遅延
- 制約ロード：set_load
タイミングレポート： - データ到着時間：到着= Tlaunch + Tck2q + Tdp
- データ所要時間：Trequired = Tcycle-Toutput delay-Tuncertainty
注：タイミングレポートにはセットアップ時間がありません。理由は、出力へのフリップフロップのタイミング分析の主な理由は、組み合わせロジックのタイミングマージンを分析することです。フリップフロップと出力ポートの間。量がセットアップ時間の要件を満たすことができるかどうか。図からわかるように、オンチップフリップフロップ（UFF4）と仮想フリップフロップ（仮想フリップフロップ）の間のクロックサイクルはT、T-Tck2q-Tmax_delay-Tdp = Slackであるため、キャプチャパスにははセットアップ時間ではなく、全体の時間は両方とも出力遅延です。
Slack = Trequired-Tarrived> 0;
4.パス4：In2out：入力ポートから出力ポートへ
- 入力遅延制約：* set_input_delay
- 出力遅延制約：set_output_delay *
タイミングレポート：
- データ到着時間：Tarrived = Tinput_delay + Tdp
- データ所要時間：Trequired = Tcycle-Toutput delay-Tuncertainty
Slack = Trequired-Tarrived <0であるため、セットアップ時間のタイミングルールに違反します。
【注意】：個人学習メモ、間違いがありましたら、お気軽に教えてください、丁寧です~~~