近期学习战报

最近的学习还算有成效,基本都是在无人指导的情况下,通过网络学习的技能,不得不说还是有很多人都乐于分享技术,不吝于把自己的宝贵经验分享给像我这样的初学者,令我获益良多,在这里要先感谢那些在网络上热心分享学习经验的人们,是网络上的他们让我得以学习到这些知识.

这几日闲暇之余,总共接触了解并加深学习了三项内容:VerilogHDL,HTML,Git.

VerilogHDL

关于VerilogHDL的学习成果,可大致分为以下几点:

理解了仿真文件的本质.仿真文件的编写实质上是调用顶层代码后自行模拟一个激励,输入给顶层模块,用波形显示器来监视在给定的激励下输出的波形会如何变化,以此来达到验证代码功能的目的.进一步说,相当于甚至直接可以把整个顶层代码当作一个测试文件,为了测试可以临时修改initial和always块中的激励,通过仿真工具来监视输出波形.
了解了该语言的高度格式自由.这个语言在格式方面和其他语言,如Cpp,Java类似,对格式的要求不是特别严格,大部分情况下空格和换行都会被编译器所忽略,所以可以为了可读性将自己的代码利用换行和制表符修改成更加规整的格式,例如经典的写法:
```
module Cnt8421(CK,RST,Q);
    input CK;
    input RST;
    output[3:0]Q;
```
可以改写成如下格式(摘自我之前写的8421BCD十进制计数器)
```
module Cnt8421
(input CK
,input RST
,output[3:0]Q
);
```
就是将模块定义端口通过换行的方式写成这样,方便看清每一种端口的名称以及端口类型,并且把端口类型放入括号中,省去了在程序内部重复书写的步骤.可能会有人不同意这种"新式书写",认为这样的写法并不"经典",但是以我之见,便于阅读,便于理解的写法就是最好的写法,人与人的习惯自然不同,对于我自己来说这样子写会让我很舒服的一览无遗,便于我后期阅读和维护,可能some people对此不习惯,但是我觉得这很适合.
学会处理不可综合模块,用其他可综合的形式或算法加以替换.目前知识初步了解,经验尚不足,在此留个坑,日后针对此写一篇文详细讲述.

HTML

在博客园发博文时,看到了几位技术大牛的博客,装潢华丽或简约,但都透着技术和美感交织而成的味道,自此又唤醒了之前只入门了一部分的HTML,决定抽空要把HTML入门,能够编写简单的页面,懂得常用标签和属性的用法,能够阅读简单网站的源码.目前进度不是很多,如下:

学习了基本标签的功能,可以自行编写简单的纯文本和嵌入简单的链接及图片,并将这几者结合起来.
了解到这也是一种标记语言而非编程语言.这让使用Markdown写文的我感觉到了亲切感,能够从中体会到二者的共同点和些许差异.
凭借自己浅薄的HTML知识,理解并且能够改写一些基础代码.比如在文中插入难以用Markdown实现的超链接以及一些特别的文本格式,再或者我博客中CC证书的居中显示,都是在学习了之后自行改写的,并且取得了成功,这让我很受鼓舞.

Git

这是我接触的第一个命令行工具,几乎完全陌生的概念也只在Windows中的cmd里简单接触过,接触到这样一个看似复杂而庞大的系统我一开始被惊吓到了,看着深邃的命令窗口和一大堆的配置和指令,我一时找不到北,不过在网络上阅读几篇相关的著作/文献,初步对此有了认识,并通过GitBook入门了相关操作,加上自己之前对GitHub的基本操作有了了解,不是很困难的掌握了Git的基础操作,实现了:

将自己在GitHub上的项目clone到本地,并对本地的库创建新的branch,改进代码后进行merge,最后检查无误push到远程repo,实现了在本地工作修改并提交至origin的操作.
(好像就用了一条就把学到的都说完了)

总结

总的来说,最近收获颇丰,正赶上这周事务不多,抽空学习学习总有益处,充实了自己也丰富了思想,我很是满意.后面还需要更加努力的学习,在处理好本分工作的同时再去了解这些知识,做到分内分外两不误,让自己稳步发展前进.

(没人愿意看的)近期学习战报

近期学习战报

VerilogHDL

HTML

Git

总结

猜你喜欢