一般DMIC的CLK都会EMI超标，所以看到的案子这个DMIC CLK信号都会源端串接电阻和并电容
1,串电阻是为了信号的完整性，考虑到匹配的，一般说来这个电阻不是固定的，要随实际的PCB的走线的阻抗和主控的输出阻抗决定的。这个是源端的串联匹配，所以电阻要靠近主控端，其公式是：主控输出电阻+串联匹配电阻=走线的阻抗。
2，电容也只是虑纹波的作用，滤掉电源的纹波和反射的纹波。
（注意：加串聯電阻比較好。加電容對地副作用是引起接地跳動(Ground Bounce)，反而對信號的質量不利。）
1.RC延遲，EMI考量。 主要用于利用这个RC滤波去掉高次谐波
2.CLK串電容，視CLK速度，大部分應該是為了EMI考量，100M以上速度串個幾PF的電容差不多吧，大了會影響波形，100M以下的，33P~5P之間。
关键是CLK是何形状？矩形波还是正弦波，因为矩形波（或方波）由数学分析可知，是由无数正弦波组成，因此若是矩形波，电阻和电容的作用就是将高次谐波旁路到地，电阻也是起将谐波能量变成热，以免在地上引起骚动而不干净。。。。即所谓EMC，如此而已，当然前面各位也不是不对，只是不够本质。
EMI考虑，至于电阻电容的值最好先理论估算一下，然后在实际的测试过程中略微调整——示波器（FFT打开）或者频谱仪观测，直到高次谐波幅度足够小，波形接近正弦波，并且波形的高低电平满足后级电路的输入要求。有一点可以确定的是并联电容肯定不能太大，CLK信号输出是有驱动能力的，电容大了信号就消失了——被电容吃掉了
1.电路方面：
* 正确端接所有时钟信号
* 采用滤波电容
* 尽量采用边缘上升率较低的时钟缓冲器件
* 在高速电路中采用时钟扩频技术
2.Layout方面
根据信号电流流向，进行合理的布局，可减小信号间的干扰。合理布局是控制EMI的关键。布局的基本原则是：
* 模拟信号易受数字信号的干扰，模拟电路应与数字电路隔开；
* 时钟线是主要的干扰和辐射源，要远离敏感电路，并使时钟走线最短；
* 大电流、大功耗电路尽量避免布置在板中心区域，同时应考虑散热和辐射的影响；
* 连接器尽量安排在板的一边，并远离高频电路；
* 输入/输出电路靠近相应连接器，去耦电容靠近相应电源管脚；
* 充分考虑布局对电源分割的可行性，多电源器件要跨在电源分割区域边界布放，以有效降低平面分割对EMI的影响；
* 回流平面（路径）不分割。。
现有技术中，对于时主要有接地、屏蔽、滤波和展频，但是在汽车电子日益复杂的环境下，这几种传统方法具有以下缺陷：
1）采用接地方法来抑制EMI：由于方波时钟信号的上升沿和下降沿比较陡峭，所以方波信号的高次谐波能量很高而且覆盖极宽的频谱范围，高频率的谐波信号可以借助PCB中很短的信号线和地线作为天线辐射到空间中，简单地采用接地方法来抑制方波时钟信号的高次谐波在高频部分效果并不明显。
2）采用金属屏蔽罩来抑制EMI：这种方法只能够降低相关模块辐射出的干扰，但是高次谐波信号会通过PCB走线辐射到空间中，这种方法无法降低通过传输线导致的EMI辐射问题。
3）采用滤波方法来抑制EMI：单纯使用RC滤波会降低时钟信号波形的幅值和相位，滤波电容器的微小变化就会导致方波信号有较大的失真。
4）采用展频方法来抑制EMI：这种方法对各种时钟信号采用展频的技术对特定频率进行展频处理，用来降低时钟信号及其谐波的能量辐射，但该技术只能用于具有展频功能的时钟信号输出端，而且只能降低特定频率附近的能量辐射，对于没有展频功能的频率信号以及较宽的频域范围内不能很好的实现降低能量辐射。
技术实现要素：
本实用新型的目的在于提供一种方波时钟信号高次谐波的EMI抑制电路，所述的这种方波时钟信号高次谐波的EMI抑制电路要解决现有技术中的接地方法抑制高次谐波在高频部分效果不明显、金属屏蔽罩抑制EMI方法无法降低辐射、滤波方法导致方波信号较大失真、展频方法需要时钟信号输出端支持展频功能而且降低能量辐射范围受限的技术问题。
本实用新型的这种方波时钟信号高次谐波的EMI抑制电路，包括电阻器、第一电容器、第二电容器、时钟信号输入端口负载及方波时钟信号源，其中，所述的方波时钟信号源的输出端通过电阻器和第一电容器连接地端，所述的第二电容器与电阻器和第一电容器并联，所述的电阻器、第一电容器和第二电容器与时钟信号输入端口负载相连并靠近放置。
进一步的，方波时钟信号源为一个以上。
本实用新型和已有技术相比较，其效果是积极和明显的。本实用新型的这种方波时钟信号高次谐波的EMI抑制电路，各个方波时钟信号源的输出端通过电阻器和第一电容器到地，第二电容器与电阻器和第一电容器并联。
本实用新型利用电阻器和第一电容器进行信号传输匹配，利用第二电容器进行方波信号上升沿和下降沿的调整，可以保证方波信号传输时的信号完整性需求，有效抑制信号上升沿和下降沿振铃的出现。针对上升沿和下降沿时间的调整可以有效降低方波信号高次谐波的能量，在信号源端降低EMI的失效风险，同时又不影响方波时钟信号的相位和幅度，并且电路成本较低，同时又对EMC辐射等有着很好的抑制效果。
附图说明
图1是本实用新型的方波时钟信号高次谐波的EMI抑制电路的示意图。
图2是现有技术中方波时钟信号未进行合理匹配时的时钟信号输出示意图。
图3是本实用新型的方波时钟信号高次谐波的EMI抑制电路的时钟信号输出示意图。
图4是现有技术中方波时钟信号未进行合理匹配时高次谐波的信号频谱图
图5是本实用新型的方波时钟信号高次谐波的EMI抑制电路通过信号调整后的信号频谱图。
具体实施方式
实施例1
如图1所示，本实用新型的这种方波时钟信号高次谐波的EMI抑制电路，包括电阻器R1、第一电容器C1、第二电容器C2、时钟信号输入端口负载U1及方波时钟信号源V1，其中，所述的方波时钟信号源V1的输出端通过电阻器R1和第一电容器C1连接地端，所述的第二电容器C2与电阻器R1和第一电容器C1并联，所述的电阻器R1、第一电容器C1和第二电容器C2与时钟信号输入端口负载U1相连并靠近放置。
进一步的，方波时钟信号源V1为一个以上。
如图2所示，当方波时钟信号没有进行合理匹配时时钟信号高低电平位置出现明显的振荡，信号的上升沿和下降沿比较陡峭，该信号的长距离传输会导致高次谐波耦合在走线周围的信号线上，造成EMI超标。
如图3所示，当对方波时钟信号源V1的输出方波时钟信号经过电阻器R1和第一电容器C1进行端接时，进行端接后的信号不但可以保证信号完整性的需求，而且减少了方波信号的振铃情况。采用终端端接的另一个优点是在PCB走线时可以直接通过MCU在内层走线，此种走线方式一方面可以通过上下地层的屏蔽来降低高频信号在表层走线的辐射风险，避免高频EMI超标；另一方面可以减少信号走线时的过孔数量，提高信号的传输质量。通过第一电容器可以调整方波时钟信号的高电平，可以确保时钟信号能够始终满足负载端对于高电平的需求。第二电容器用于调整方波信号的上升沿和下降沿的转换时间，适当延长方波信号的上升沿和下降沿的转换时间可以极大的降低高次谐波的能量。如图4和图5所示，通过信号调整，调整后的方波时钟信号在900MHz – 1000MHz的频段范围内，频谱能量降低了30dB，频谱能量的降低极大的减小了该方波时钟信号高次谐波的EMI失效风险。
本实用新型特别适用于长距离传输的方波时钟信号，能降低高频频域范围的辐射能量，同时又不影响时钟信号的相位和整体幅值，电路功能和性能得到较好的平衡。
| DMIC |