LOCOS：
鸟嘴，H/W小，不太适合CMP工序
STI：
H/W大，便于CMP工序
就是挖沟，填二氧化硅隔离介质{Mos比喻成城池，STI就是护城河}
sti_mask-->size (diffusion or (diffusion and poly)) by value
Proximity Effect：WPE LOD
WPE：Well proximity effect
STI Effect：LOD {length of diffusion}
就是STI槽中填充的隔离介质会产生机械应力，挤压比邻的MOS，使电参数发生和应力
相关联的漂移。STI主要影响器件的饱和电流（Idsat）和阈值电压（Vth）。
STI延展效应可以通过以下两个参数来描述：SA/SB这两个参数分别表示栅到有源区两边缘
的距离。Stress=1/(SA+L/2)+1/(SB+L/2)
增加SA和SB就是增加缓冲距离减弱应力，S和D端不要直接面临STI并适当增加距离即可缓解LOD效应
如果是增加Dummy的话，则要求共源或漏
可以看到仿真曲线饱和电流I和SA/SB的关系图
以及1:4的MOS的3中Floorplan情况，
其中3.block floorplan对LOD效应比较免疫（参数同比漂移，所以不影响匹配度）
对于其它比例的MOS可以参考上面的floorplan。在面积，布线易度，匹配度之间做好权衡