学习国嵌嵌入式视频笔记

本文中使用到的datasheet都来自国嵌开发板光盘，笔记也都摘抄自光盘视频

S5PV210_UM_REV1.1.pdf

S5PV210_iROM_ApplicationNote_Preliminary_20091126.pdf

cortex_a8_r3p2_trm.pdf

ARM Architecture Reference Manual.pdf

u-boot设计：

1、Mkv210_image.c有头信息添加

210处理器BL1头信息添加

文档S5cv210_IROM

2.3 V210 boot-up diagram查看BL0工作步骤，为何需要加这个头

2.9解释校验校验算法（checksum）

2、设置SVC模式

手册：

A2.2 processor mod

A2.5 progame status registers设置寄存器

操作：1、清零bic r0, r0,#0x1f清相应位为零

2、置一orr r0, r0,#0xd3置相应位为一

3、mrs r0, cpsr 将寄存器cpsr值复制给r0

4、msr cpsr, r0 将寄存器r0值复制给cpsr

3、关闭看门狗（watchdog）

S5PV210 3.3.1 opration

3.4.1.1 寄存器介绍

mov r0, #10 只能访问通用寄存器 r0 .....

str r1, [r0] 存储器访问

4、关闭中断

cpsr 寄存器 Z F 位置0

中断屏蔽寄存器

S5PV210_UM中的 interrupt controller

中断屏蔽寄存器 interrupt mask register 写1屏蔽

6410 210 向量中断（硬件）

Section04

Interrupt enable clear寄存器写1，禁止中断

1.4.1.5 interrupt enable register

1.4.1.6 interrupt enable clear

mvn r1, #0x0 取反后赋值给r1

5、关闭MMU和Cache

ARM存储体系

1、内部寄存器

2、TCM紧耦合。。。Cache

a) I-Cache存放指令

b) D-Cache存放数据

C)查看数据手册1.2 block diagram of S5PV210方块图

3、SD

MMU虚拟地址

1、管理虚拟地址到物理地址的链接

Arm11之前的内核：processor->cache->mmu->main menory

Arm11之后的内核：processor->mmu->cache->main menory

2、查看ARM核手册

2.3.5 register 1, control register（2440）

12 Icache

2 Dcache

0 MMU

2.3.11 resister 7（2440）

Invalidata cache失效原先MMU数据

使用指令：Invalidata Icache and Dcache -> MCR p15,0,Rd,c7,c7,0

3、步骤

1、失效I/Dcache

2、关闭MMU

3、查看3.2.25 c1, control register (cortex-a8 210)

读寄存器：MRC p15, 0, <Rd>, c1, c0, 0

写寄存器：MCR p15, 0, <Rd>, c1, c0, 0

C1第2、1、0、位置1

MCR <p>, <op1>, <Rd>, <CRn>, <CRm> <op2>

将处理器寄存器中数据传送到协处理器寄存器中

MRC <p>, <op1>, <Rd>, <CRn>, <CRm> <op2>

将协处理器寄存器中数据传送的处理器寄存器中