周四询问上周技术面试情况，HR答技术面试不通过，虽然也不是什么大事，但是心里还是凉了一截，叹得是这几年确实有点落伍了，没有跟得上技术应该掌握的节奏，而无缘下一轮面试也意味着改变现状的机会又错失一个，细想当晚的 面试情况，时间虽然短暂十五分钟不到，但是面试过问的都是项目相关的，很多没答上来确实有一种羞耻感，是否都是客观事实，无含糊余地。
随后，咨询NRXT面试结果，告知不太合适，更需要FPGA和EMC岗位人才，难道不知道我去面试的目的？虽然面试过程也发现了自己的短板，但是这种态度之前就遇到过，唯有改变自己才能终结这种尴尬。
周四晚上突然又接到HWHR的电话，有点蒙，是惊是喜不知，HR联系的太多也分不清具体的了。只是大概问了一下情况，就说之后等通知，然后突然又有人打电话说技术面，由于事出突然还在路上，比较嘈杂，改约去其司面，时间周六上午。
周五当然趁空闲时间好好温故了一下项目，无论结果与否，认真对待，不留遗憾。当晚，还在了解相关面试细节的时候，突然又电告打的去其司面试，匆忙赴约，八点多至。接待的为负责技术面的年轻，直奔主题，寻了一间电子版屏会议室，确实方便，自我介绍之后便是介绍项目，根据项目框架，开始庖丁解牛，问的都是细节，能回忆个大概，具体如下：
1、画出项目框图，包括哪些部分
2、DDR用的几代，与DDR2有何区别，速率如何，与SOC总线，以及其他信号线有哪些
3、NANDFLASH与SOC连线，地址线与数据线有复用吗？与NOR flash有何区别？
4、PHY与SOC如何连线，控制线怎么设计的，控制总线是什么，控制指令帧结构？为何要设计上拉？如何测试控制信号？
5、phy之后为何要耗成本设计变压器电路？
6、时钟电路如何设计的，怎么测试信号质量？
7、针对DDR，为何需要预放电？
8、DDR PCB需要注意哪些细节
9、射频测试包括发射、接受测试项有哪些？
10、EMC测试项有哪些？遇到过哪一项比较难通过，如何改进？测试标准是什么？
11、PHY内部结构有无了解？
12、串口总线上拉电阻原因是什么？
13、针对信号完整性，采取过哪些阻抗匹配措施？只采取过串联匹配电阻的措施
HR：
1、为何换工作
2、有无买房，婚否
3、自己的优缺点有哪些
4、如何看待加班
BOSS面试：
POE协议