版权声明：转载必须保留原出处，没有书面许可不可用于商用目的， https://blog.csdn.net/qq_43401808/article/details/85705636
Intel® Core Microarchitecture Pipeline Overview
Intel Core微架构的流水线包括：
- 有序发射前端，从内存中获取指令，利用4个指令译码器将x86指令译码为微指令，然后供应给乱序执行核处理
- 乱序的超标量执行核，根据微指令的操作数和执行资源的可用情况，将微指令重排序以便尽快投入执行，每个时钟周期最多可以发射6条微指令进入执行状态。
- 有序退役单元，按照程序设计顺序，处理微指令执行的结果，更新处理器架构状态。
下图来自于Wikipedia，这张图比Intel优化手册中的Core微架构流水线图更加详细。接下来就以此图为例，讲解Core微架构中指令流水线的细节信息。
https://en.wikipedia.org/wiki/File:Intel_Core2_arch.svg
