版权声明：转载必须保留原出处，没有书面许可不可用于商用目的， https://blog.csdn.net/qq_43401808/article/details/85706654
Intel® Advanced Smart Cache
为了支持单基模上的双处理器核，Intel Core微架构提供了许多优化特性。两个核共享一个二级缓存和总线接口单元，下图中绿色部分标出。本节讲述Intel高级智能缓存的组件。
下表详细的列出了Intel Core微架构上高速缓存的参数。利用 CPUID指令可以枚举出处理器的高速缓存的详细层级结构标识。
表：Intel Core微架构的高速缓存参数
| Level |
Capacity (Bytes) |
Associativity (ways) |
Line Size (bytes)
扫描二维码关注公众号，回复：
4794911 查看本文章
|
latency (clocks) |
Throughput (clocks) |
Write Update Policy |
| L1D (data) |
32K |
8 |
64 |
3 |
1 |
Writeback |
| L1I (code) |
32K |
8 |
N/A |
N/A |
N/A |
N/A |
| L21(shared) |
2,4M |
8 or 16 |
64 |
142 |
2 |
Writeback |
| L23(shared) |
3,6M |
12 or 24 |
64 |
152 |
2 |
Writeback |
| L34 |
8,12,16M |
16 |
64 |
~110 |
12 |
Writeback |
注1：Intel Core微架构，CPUID标识 DisplayFamily_DisplayModel=06_0FH
注2：软件可感知到的延迟根据访问模式和其他因素会产生变化。
注3：Enhanced Intel Core微架构，CPUID标识DisplayFamily_DisplayModel=06_17H或06_1DH
注4：Enhanced Intel Core微架构，CPUID标识DisplayFamily_DisplayModel=06_1DH