FPGA的全局复位网络

之前在写FPGA模块的时候总是习惯性地加上复位，现在看来这并不是一个好习惯。

WP272

在Xilinx FPGA中实现的设计不需要插入全局复位网络，对于绝大多数设计而言，配置后所有触发器和RAM的初始化状态比任何逻辑复位都要全面。因为没有任何未定义的内容，所以没有必要为仿真插入复位。

应识别必须真正复位的系统的关键部分，并且必须像在同步电路中的任何其他信号一样仔细地控制在启动或运行期间的那些复位的释放。

复位的开销比想象中大。