CLB（包括LUT、加法器、寄存器、MUX（多路选择器））
时钟网络资源（全局时钟网络，区域时钟网络，IO时钟网络），理解时钟网络的本质和意义
时钟处理单元（PLL，DCM），理解时钟网络资源和时钟处理单元的差异和相关性
BLOCK RAM：用于缓存数据
DSP核
接口资源：对于FPGA而言，IO资源划分成块，形成IO BANK，不同的 bank块，兼容不同的接口标准，如LVTTL3V3,LVDS2V5……这点在FPGA中很重要，表明其可以支持多种电平通信标准。
- 1. 供电机制
一个FPGA芯片只能有一个内部逻辑供电资源。一般比如在接口资源命名为VCCINT。虽然一块FPGA可能支持多种VCCINT标准，但是每次工作的时候，只能选定其中的一种为内部逻辑供电。不允许多种供电电平同时存在（注意，这里是指内部系统供电，不包括IO资源供电）
还有一些专有供电电路，比如PLL（由于依赖模拟电路，所以供电电路特殊）
- 2. 文件配置模式
主动模式：配置到flash中
被动模式 ：由其他微处理器配置
JTAG：在线系统配置