论文：the future processors（2011）
下图比较了近二十年计算机的性能增长与晶体管的速度增加（频率）和微体系结构性能的关系。几乎two-orders-of-magnitude（两个数量级的）性能提升都是由于晶体管的速度的增加所提供的。
l1-cache是最底层cache
Death of 90/10 Optimization, Rise of 10×10 Optimization 。在功耗和能量预算的前提下，提供10%的可配置晶体管的结构很可能是一种正确的解决方案。
MT在这里时millions transistors。普通的桌面机器的功耗是65W。随着logic晶体管数量的增加，cache的大小会缩小，同时功耗会增加。逻辑电路的功耗会比cache的功耗更大。当逻辑电路没有时，100mm的大小都会被一块16MB的cache占有，此时功耗仅为8W。当功耗为65W时，晶体管数量大致在50MT，此时cache的大小为6MB
德州仪器（英语：Texas Instruments, TI）是一家位于美国德克萨斯州达拉斯的跨国公司，以开发、制造、销售半导体和计算机技术闻名于世，主要从事数字信号处理与模拟电路方面的研究、制造和销售。它在25个国家有制造、设计或者销售机构。德州仪器是世界第三大半导体制造商，仅次于英特尔，三星；是移动电话的第二大芯片供应商，仅次于高通；同时也是在世界范围内的第一大数字信号处理器（DSP）和模拟半导体组件的制造商，其产品还包括计算器、微控制器以及多核处理器。德州仪器居世界半导体公司20强。
总线是一个在计算机组件之间或计算机之间传输数据的子系统。 类型包括前端总线（FSB），它在CPU和内存控制器集线器之间传输数据; 直接媒体接口（DMI），这是计算机主板上Intel集成内存控制器和Intel I / O控制器集线器之间的点对点互连; 和快速路径互连（QPI），这是CPU和集成内存控制器之间的点对点互连。
片上的线上的能量消耗推算
当代处理器的性能大致在100Giga-op/sec，同时十年之后增长速度会超过30倍，因此性能会达到3Tera-op/sec。在最小的情况下，这种提升每秒至少需要9Tera-operands或者是64bit*9Tera-operands(576Tera-bits)的数据在内存或者是寄存器和运算逻辑单元之间移动。
如果operands平均移动1mm（芯片大小的10%），移动的速率为0.1pJ/bit，则576Tera-bits/sec的移动几乎需要消耗58watts功耗，留给计算的功率几乎没有。但是如果执行单元就在存储单元内，数据的移动能够只有0.1mm，那么功耗就会降低到6watts。
基本问题：根据摩尔定律，晶体管密度增加，但是速度和能耗却没有太大的改善，频率的增长也会变慢，能耗将会是性能的主要限制。解决的可能方法：更大规模的基于异构核结构（少部分大核和一些小的核，小核部分电压低或者频率低）的大规模并行化，定制化的加速器，高效的数据编排（orchestration ），更加高效的存储结构，新的特制的连接类型（以减少数据移动），新的编程系统/模型（programming systems 整合并且提供相应的工具和环境来是用这些技术提供高性能）。
计算机体系结构方面的研究趋势总结。热点词汇：software-hardware partnership(软硬件协同)
data movement方面的未来研究趋势
电路方面的研究趋势
软件方面的未来研究趋势
