1mil=0.0254mm
L键的设置可以暂时去掉报错，T+M也可以暂时消除报错提示
报错的位置右键-》violations可以查看错误原因
shift+S 单层显示，再按一次取消单层显示
丝印一般尺寸，高度0.8mm，线宽0.15mm
出现Unkonown pin的原因：软件认为PCB和原理图的网络重复，解决方案：
（1）按照百度经验https://jingyan.baidu.com/article/9f63fb91b1d4dbc8400f0e3a.html成功解决
（2）在PCB文件中，选择Design-Netlist-Clear all nets，注意是Clear all nets 而不是 clean all nets ，第一次试时选中clean . 结果还是出错了
（3）选择Design - Classes - Components Classes 中以PCB文件名命名的类文件删除
（4）然后再回到原理图中Upadate PCB
（5）在原理图新加入器件并更新时，validate 就会出现这样的问题，这其实就是PCB与新的原理图网络不匹配所致，不用管Validate报的错误，直接Excute Changes，在PCB里生成器件就好了
自动对齐相同封装的元器件
参照百度经验https://jingyan.baidu.com/article/0320e2c1de8c1d1b87507be7.html
晶体振荡器周围PCB的布局建议
1.外部杂散电容和电感要尽量小（什么是杂散电容和电感）
2.走线越短越好
3.接地平面用于信号隔离和减少噪声，晶振下的接地面不要覆盖整个PCB板（这点不太明白）
4.输入和输出尽量远离
5.供电端接去耦电容
实现信号线过孔屏蔽的方法
百度文库经验https://wenku.baidu.com/view/5182441b3186bceb18e8bb10.html?qq-pf-to=pcqq.c2c
射频信号线过孔屏蔽，过孔的间距，以及两面地与传输线的距离的安排
参照百度知道的回答https://zhidao.baidu.com/question/752466237164795844.html
CSDN更为详细地解答https://blog.csdn.net/qq_42053636/article/details/80458710
总结下，就是屏蔽孔之间的间距应该小于二十分之一的波长，一般是60-70mil,也就是1.52mm-1.778mm,这个值所对应的自由空间的波长应该是8.4GHz-9.8GHz。小于这个频率的应用应该都适用。另外信号线周围的铺铜与信号线距离大约为20mil-35mil，也有人说是板厚的两倍左右。
AD的自动布线功能
https://jingyan.baidu.com/article/47a29f242d710cc014239900.html
AD keepout 打孔
http://bbs.elecfans.com/jishu_500298_1_1.html
Altium Designer 覆铜与导线或过孔的间距设置
https://jingyan.baidu.com/article/3052f5a1dc8f1f97f31f86ba.html
新版本AD18不会敷铜自动更新，敷铜rebuild功能
CSDN答案https://blog.csdn.net/yueniaoshi/article/details/68650941
AD18旋转器件
https://www.pcbbar.com/thread-9205-1-1.html
AD18设置原理图大小
原理图右侧-properties