DRC 标准配置
DRC 配置详解
Scope：范围
Check entire design——检查整个设计
Check selection——只检查选中的原理图
Mode：模式
Use occurrences——选择事件
Use instances（preferred）——选择实体
Action：操作
Check design rules——检查整个设计
Create DRC markers for warning——在警告处做出 DRC 标记
Delete existing DRC markers——删除已存在的 DRC 标记
Preserve waived DRC——“不懂”
Design Rules：设计规则
Run Electrical Rules——运行电气规则
Run Physical Rules——运行物理规则
Electrical rules：电气规则
Check single node nets——检查单点网络
Check unconnected bus nets——检查未连接的网络总线
Check no driving source and pin type conflicts——检查驱动接受等 pin type 的特性，在高速仿真的时候用到
Check unconnected pins——检查未连接的管脚
Check duplicate net names——检查重复的网络名称
Check SDT compatibility——检查 SDT 兼容性
Check off-page connector connections——检查跨页连接的正确性
Check hierarchical port connections——检查层次图的连接性
Reports：报告
Reports all net names——导出所有网络的名字
Report misleadign tap connections——导出误导的分界连接，不懂
Report off-grid objects——导出网格对象
Report hierarchical ports and off-page connection——导出分层端口和分页图纸间接口的连接
Physical rules：物理规则
Check power pin visible——检查电源引脚可视性
Check missing pin number——检查是否有丢失的 Pin numbers
Check missing/illegal PCB footprintproperty——检查缺失或者不符合规则的PCB封装库定义。没有此项规则原理图导入PCB时可能会出项许多问题。
Check Normal Convert view sync——检查不同视图下的 Pin numbers的一致性
Check power ground short——检查电源、地短接
Check incorrect Pin_Group assignment——检查Pin_Group属性的正确性
Check Name Prop consisrency——检查名称属性的一致性（猜的，Prop=Property）
Check high speed props syntax——检查高速props语法有无错误
Custom DRC——自定义的DRC
Reports：报告
Report visible unconnected power pin——导出可见的未连接电源引脚
Report invalid Refdes——导出无效的参考编号
Report unused part package——导出未使用的部分封装
Report indentical part reference——导出相同元件的编号
ERC：Electrical Rule Checker，电气规则检查矩阵。
不同属性的管脚相连是不报错，报警告还是报错误的矩阵设置。
Input：输入引脚
Bidirectional：双向引脚
Ouput：输出引脚
Open Collector：集电极开路引脚
Passive：无源引脚
3 State：三态引脚
Open Emitter：射极开路引脚
Input Port：输入端口
BidirectionalPort：双向端口
OuputPort：输出端口
Open CollectorPort：集电极开路端口
PassivePort：无源端口
3 State Port：三态端口
Open Emitter Port：射极开路端口
Power：电源引脚
Unconnected：未连接