4核ADC(EV10AQ190A)框图理解(主要是时钟关系)

这篇博文是想对以上三篇三个采样模式博文的一个需要说明的东西,既然放到了后面,那就以前三篇为基础来写这篇博文吧。

前三篇博文分别是:

双通道模式

单通道模式

四通道模式

下面将可能引用!

首先是该ADC芯片的框图:

我不会把数据手册都翻译一遍,只讲我能理解的东西,以后用到了或者有了新的认识了我会再更新博文,或者再写其他博文对此进行说明。

该4核ADC(The Quad ADC)是由4个10bit的ADC核组成,通过这4个ADC核的不同组合构成不同的工作模式,有四通道工作模式、双通道的工作模式、和单通道的工作模式。

关于这3种不同的工作模式,上面三篇博文已经讲了!来回来复制比较麻烦,整一个目录吧,以供查阅!

目录

上面目录中就有介绍ADC三种工作模式的博文,前三篇都是!

下面就总结一下,三种工作模式的采样率情况:

四通道模式采样率最大达到1.25Gsps,也就是每秒最大能采样1.25G个数据点;

双通道模式最大采样率为2.5Gsps;

单通道模式最大采样率为5Gsps;

所有的这四个ADC核由同一个外部输入时钟信号提供时钟输入,最大为2.5GHz,这个外部时钟信号实际上是为内部时钟电路提供时钟,该时钟电路(Clock Circuit)接收来自一个外部时钟信号(最大频率为2.5GHz),然后该时钟电路产生内部采样时钟。

对应到上三篇讲通道模式的文章中的时序图:

以双通道为例,这个2.5GHz的外部时钟,也就是所谓的基准时钟;


这个外部时钟就是:


然后内部时钟电路对上述电路进行2分频得到内部采样时钟;

双通道内部的ADC核是如何组合的呢?

再贴出来一遍吧:


这是其中一种,要知道详细的,看:双通道模式

可以看成是两两组合,两个核,例如上面的ADC A 和 ADC B同时对一个端口(AAI)输入的模拟信号进行采样。

最大的采样速率为2.5Gsps。

第一个框图中有一个Analog MUX,用于选择被用户选择的模拟输入端口,我想这个根据你选择的模式而定你需要在哪一个端口输入不就好了,可能是因为你外部信号输入到了某个端口,人家模式还得对这个端口进行选通吧,原则是根据模式而定!

数据手册对这部分的描述:


在双通道模式中,我们可以认为有两种独立的ADC核,一种是ADC A和ADC B组成,另一种是ADC C和ADC D;

模拟输入信号可以接入端口AAI或BAI,这样ADC A 和ADC B 两个核对其进行同时采样;

或者接入端口CAI或DAI,这样ADC C和ADC D 对其进行同时采样。

好了,大概理解就是这样,如果你觉得有误,可以提出来我再考虑考虑!

猜你喜欢

转载自blog.csdn.net/reborn_lee/article/details/81064710
aq