绪论
第一章 数字逻辑概论
1.数字集成电路相比模拟电路的优点？
①稳定i性高，抗干扰能力强
②数字电路只用0和1进行逻辑运算，所以比较容易设计电路。
③便于集成，体积小、成本低
④可编程性强，可以使用加密技术提高保密性
⑤高速度、低功耗
⑥拓展性强
2.COMS和TTL电路的优缺点？
COMS场效应管电路（Complementary Metal-Oxide-Semiconductor）和TTL晶体管电路（Transistor-Transistor Logic）是两种常见的数字电路家族，它们在电子行业中广泛应用。
这里列出了它们的一些优点和缺点：
CMOS电路的优点：
低功耗：CMOS电路的功耗非常低，因为只有在输入信号变化时才会有瞬态功耗，其他时候基本没有静态功耗。
高集成度：由于CMOS电路的设计灵活性，可以实现高度集成的芯片。这使得CMOS电路在集成电路领域具有重要的地位。
低噪声：CMOS电路的噪声水平较低，使其在对噪声敏感的应用中具有优势。
宽工作电压范围：CMOS电路可以在较宽的电压范围内工作，因此适用于多种不同的应用场景。
CMOS电路的缺点：
速度较慢：相对于TTL电路，CMOS电路的开关速度较慢。这是由于CMOS电路中的晶体管需要进行充电和放电的过程。
对电磁干扰敏感：CMOS电路对电磁干扰较为敏感，可能会导致电路的可靠性下降。
成本较高：由于CMOS电路需要更多的晶体管和附加的制造工艺，所以相对于TTL电路来说成本较高。
TTL电路的优点：
高速操作：TTL电路具有较快的开关速度，适用于对速度要求较高的应用。
抗干扰能力强：TTL电路对电磁干扰具有较强的抵抗能力，能够在嘈杂的环境中稳定工作。
成本相对较低：由于TTL电路的简单设计，制造成本相对较低。
TTL电路的缺点：
较高的功耗：TTL电路的功耗较高，因为在输入信号变化时会不断消耗能量。
有限工作电压范围：TTL电路的工作电压范围较窄，需要严格控制电源电压的稳定性。
集成度较低：TTL电路的设计复杂性和功耗较高，限制了其在高度集成的芯片中的应用。
3.二、八、十、十六进制之间的转换
我的思路是：统一转换到某个熟悉的进制作为中间量，再转换得到结果去。
比如要八进制转16进制，先将八进制转换为二进制（将八进制每个位独立转换为二进制），然后对这个二进制进行转换（每4位化成一段，转换为16进制）
同理，16进制转为10进制，也是先把16进制转换为二进制（16进制每个位独立变为二进制），对二进制（每一位乘以2的对应次幂，再相加得到10进制数）
4.二进制数的原码、反码、补码—针对有符号二进制数
用0表示＋，用1表示-
规则：正的二进制数，其补码、反码与原码相同。
负的二进制数，原码是其本身，反码是将原码的数值位逐位求反，补码是求出反码后，最低位+1.
注意：二进制数没有直接的减法，需要先转换为补码运算，然后将被减数与减数的补码相加。
5.可靠性编码：余3码、格雷码
①余3码：其编码是由8421码+3得到的。
②余伞循环码：具有相邻性，任意两相邻代码之间仅有1位不同。
③格雷码：编码方式为：对于二进制数，最高位保留，然后从二进制最高位开始，与二进制下一位进行异或运算
如 二进制： 1 0 1 1 0
格雷码： 1 1 1 0 1
6.与或非、复合逻辑运算、位运算
与、或和非是逻辑运算中的基本运算符，它们用于组合和操作逻辑值（真或假）。
与运算（AND）：
表示为符号 “∧” 或 “&&”。
当所有输入都为真时，结果为真；否则，结果为假。
真 ∧ 真 = 真 真 ∧ 假 = 假 假 ∧ 真 = 假 假 ∧ 假 = 假
或运算（OR）：
表示为符号 “∨” 或 “||”。
当至少一个输入为真时，结果为真；否则，结果为假。
真 ∨ 真 = 真 真 ∨ 假 = 真 假 ∨ 真 = 真 假 ∨ 假 = 假
非运算（NOT）：
表示为符号 “¬” 或 “!”。
对输入的逻辑值取反。
¬真 = 假 ¬假 = 真
除了与、或和非运算，还有其他复合逻辑运算符可以根据需要组合多个逻辑运算：
异或运算（XOR）：当输入的逻辑值不同时，结果为真；否则，结果为假。
同或运算（XNOR）：当输入的逻辑值相同时，结果为真；否则，结果为假。
与非运算（NAND）：与运算的结果取反。
或非运算（NOR）：或运算的结果取反。
位运算：对二进制数，左移一位相当于乘以2的一次幂，左移n位相当于乘以2的n次幂；右移n位相当于除以2的n次幂
第二章 逻辑代数、函数与硬件语言
1.基本定理：
①代入定理：一个函数可以代替等式两边出现的同一变量A，等式仍成立。
②反演定理：求原函数L的非函数时，或与互换、01互换、原非互换
③对偶定理：L的对偶式：把或与互换、01互换
2.最小项
（相与）一个乘积的形式，包含了全部的n个出现的变量，每个变量的原/非形式只出现过一次。如：三个变量A、B、C的最小项：ABC、A非B非C等
3.最大项
相或（相加）的形式，类似：A+B+C
4.最大项与最小项的关系
二者互相取反的关系。
5.逻辑函数的表示方式：
①真值表：由0、1构成的表
②函数表达式：
③波形图
④门电路逻辑图
6.卡诺图
第三章 逻辑门电路
讨论CMOS电路中的NMOS、BiCMOS和TTL中的双极结型BJT门电路。
1.COMS和TTL的优劣之处
①COMS电路的体积小，所以制作成本低，功耗低。而TTL电路的所占面积比较大。
②CMOS电路的响应速度更快，抗干扰能力更强，带负载能力强。
③目前CMOS占据了市场主导地位，应用更加广泛。
2.BiCMOS集成电路是什么？
答：结合了BJT高速高驱动性，以及COMS的低成本、低功耗的优点。
3.MOS管的特性
① N沟道增强型（N-channel enhancement mode）是指在无控制电压的情况下，场效应管处于关闭状态。当施加正向电压（称为门源电压）到场效应管的栅极时，栅极下方形成N型沟道，导致电流流过管子。因此，N沟道增强型需要一个正向电压来打开。
② N沟道耗尽型（N-channel depletion mode）是指在无控制电压的情况下，场效应管处于导通状态。当施加负向电压（称为门源电压）到场效应管的栅极时，栅极下方形成N型沟道，导致电流流过管子。因此，N沟道耗尽型需要一个负向电压来关闭。
③P沟道增强型（P-channel enhancement mode）是指在无控制电压的情况下，P沟道增强型场效应管处于导通状态。当施加负向电压（称为门源电压）到场效应管的栅极时，栅极下方形成P型沟道，导致电流流过管子。因此，P沟道增强型需要一个负向电压来打开。
④P沟道耗尽型（P-channel depletion mode）是指在无控制电压的情况下，P沟道耗尽型场效应管处于关闭状态。当施加正向电压（称为门源电压）到场效应管的栅极时，栅极下方形成P型沟道，导致电流流过管子。因此，P沟道耗尽型需要一个正向电压来关闭。
N沟道增强型MOS管输出特性：
与BJT类似，截止区是Vds小于导通电压时，N沟道没有形成，可以认为栅极是一个阻值极高的电阻，无电流通过，因此MOS管在静态时不消耗功率，功耗低。
而当大于导通电压时，使MOS工作在可变电阻区，输出电流不受施加电场的影响，但是电路导通。
因此，可以利用截止区和可变电阻区来实现开关电路。
4.COMS反相器
看图就知道原理很简单，比如输入0V时，下面的N沟道处于截止态，断开；上面的P沟道处于导通态，把VDD和输出相连，使得输出高电平。
4.由COMS构成的逻辑门：与非门、或非门、异或门
5、CMOS漏极开路（OD）门和三态输出门电路
①OD漏极开路门顾名思义，漏极是开路的，并且输出电路只有NMOS管，输出端要接上拉电阻连接电源。
②线与：两个输出信号在一根总线上实现相与的逻辑。要加上拉电阻，防止灌电流过大烧坏电路。
③三态门：三态门有三个状态，输出高电平、低电平、高阻态。EN使能时，输入=输出；EN失能时，为高阻态
④逻辑电平具体值：TTL是0.3-3.6V，CMOS是0、5V、12V均有。像单片机供电就是3.3V，与电脑5V端口连接时，需要用USB转TTL，相当于从CMOS转换为TTL。
⑤扇出系数：一个门电路能够连接到同一系列的门电路输入端的最大数目。扇出系数越大，带载能力越强。
第四章 组合逻辑电路
1.组合逻辑电路中的竞争-冒险
①概念：电路在信号电平变化的瞬间，可能与稳态下的逻辑功能不一致，导致产生错误输出
②竞争：输入信号发生变化，信号传播路径不同，导致下一级门电路发生有先有后的变化（有时延导致的差异），就叫做竞争。
③冒险：由竞争引起的产生干扰脉冲影响输出的现象。
2.消除竞争-冒险的方法？
答：①消去电路设计时的互补项。
②增加乘积项来避免互补项相加
③输出端并联电容器：在输出口接一个滤波电容，削弱干扰脉冲的幅值。
3.编码器、译码器、数据选择器、数据分配器、半加器和全加器
编码器（Encoder）：编码器是一种组合逻辑电路，用于将多个输入信号编码成较少数量的输出信号。它将不同的输入模式映射到唯一的输出编码。常见的编码器有二进制编码器和优先编码器。
译码器（Decoder）：译码器是一种组合逻辑电路，用于将输入编码模式转换为相应的输出信号。它与编码器相反，将编码信号解码成多个输出信号。译码器常用于将数字信号转换成对应的控制信号。
数据选择器（Data Selector）：数据选择器是一种组合逻辑电路，用于从多个输入数据中选择一个特定的数据输出。数据选择器的输入信号通常包括多个数据输入和一个选择信号，选择信号指定要输出的数据输入。
数据分配器（Data Distributor）：数据分配器是一种组合逻辑电路，用于将一个输入信号分配到多个输出信号。它的功能与数据选择器相反，将一个输入信号复制到多个输出信号。
半加器和全加器（Half Adder and Full Adder）：半加器是一种组合逻辑电路，用于执行两个单比特二进制数字的加法操作，它只能处理两个输入位。全加器是在半加器的基础上进行扩展，可以处理三个输入位，其中两个输入位是要相加的数字位，第三个输入位是进位位。半加器和全加器常用于数字加法电路中。
4.译码器的应用：数码管
译码器在数码管显示中的应用是将数字信号转换成对应的控制信号，以实现数码管的数字显示功能。数码管是一种常用的数字显示设备，由多个LED（发光二极管）组成，每个LED代表一个数字或字符。
数码管通常由7段或8段LED组成，每个段对应一个LED。为了控制数码管的显示，需要将数字信号转换成对应的控制信号，以点亮对应的LED段来显示相应的数字或字符。
这时就可以使用译码器来实现。译码器的输入信号是数字信号，输出信号是对应的控制信号。通过连接译码器的输出信号到数码管的各个LED段，根据输入信号的不同，译码器会产生相应的控制信号，点亮数码管对应的LED段，实现数字的显示。
常用的数码管译码器有BCD译码器或7段译码器。BCD译码器将4位二进制码（BCD码）转换为对应的控制信号，可以用于显示0-9的十进制数字。而7段译码器将4位二进制码转换为对应的控制信号，可以用于显示0-F的十六进制数字或特定字符。
第五章 锁存器和触发器（实现存储功能的电路）
1.锁存器
1.什么是锁存器？
锁存器（Latch）是一种组合逻辑电路，用于存储和保持输入信号的状态。它可以在无需时钟信号的情况下，根据输入信号的电平状态来改变输出信号，并将输出信号保持在新的状态直到有新的输入信号到来。
锁存器通常由触发器（Flip-Flop）构成，触发器是锁存器的基本组成单元。触发器有两个稳定状态，分别是“置位”（Set）和“复位”（Reset），并且可以根据输入信号的变化在这两个状态之间切换。锁存器通过将多个触发器连接在一起，实现更复杂的存储和保持功能。
锁存器的工作方式类似于一个存储单元，可以存储一定数量的比特数据。当锁存器处于“置位”状态时，输出信号为高电平或逻辑1，表示存储的数据为有效状态。当锁存器处于“复位”状态时，输出信号为低电平或逻辑0，表示存储的数据无效。
2.锁存器的种类？
锁存器有多种不同类型，其中一些常见的类型包括：
SR锁存器（Set-Reset Latch）：SR锁存器有两个输入端，分别是置位（Set）和复位（Reset）输入。它能够根据输入信号的状态来改变输出信号，并将输出信号保持在新状态直到有新的输入信号到来。
D锁存器（D Latch）：D锁存器有一个数据（D）输入和一个使能（EN）输入。它可以根据数据输入信号的状态来改变输出信号，并可以通过使能信号来控制是否将新的数据存储到锁存器中。
JK锁存器（JK Latch）：JK锁存器有两个输入端，分别是J和K输入。它可以根据输入信号的状态来改变输出信号，并具有一些特殊的功能，如设置、复位和翻转等。
T锁存器（T Latch）：T锁存器有一个输入端T，用于控制锁存器的状态。当T输入为1时，锁存器的输出将翻转；当T输入为0时，锁存器的输出将保持不变。
2.触发器
1.触发器是什么？
触发器（Flip-Flop）是一种用于存储和控制信号的电子元件，它可以在时钟信号的作用下，根据输入信号的电平的边沿变化来改变输出信号，并将输出信号保持在新的状态直到下一个时钟信号到来。
触发器是由锁存器（Latch）演化而来，它解决了锁存器存在的一些问题，如无法精确地控制输出信号的变化时间和状态的不稳定性等。触发器通常由多个逻辑门组成，常见的有RS触发器、D触发器、JK触发器和T触发器等。
不同类型的触发器有不同的特性和功能，但它们都具有两个稳定状态，分别是“置位”（Set）和“复位”（Reset），并且可以根据输入信号的变化在这两个状态之间切换。触发器一般有一个时钟输入，当时钟信号的边沿（上升沿或下降沿）到来时，触发器会根据当前的输入信号状态来改变输出信号，并将输出信号保持在新的状态，直到下一个时钟信号到来。
2.触发器的种类？
触发器有多种不同类型，其中一些常见的类型包括：
RS触发器（Set-Reset Flip-Flop）：RS触发器有两个输入端，分别是置位（Set）和复位（Reset）输入。它可以根据输入信号的状态来改变输出信号，并具有两个稳定状态，分别是置位和复位。
D触发器（Data Flip-Flop）：D触发器有一个数据（D）输入和一个时钟（CLK）输入。它可以根据数据输入信号的状态，在时钟信号的边沿将输入数据存储到触发器中，并将存储的数据保持在新状态直到下一个时钟信号到来。
JK触发器（JK Flip-Flop）：JK触发器有两个输入端，分别是J和K输入。它可以根据输入信号的状态来改变输出信号，并具有一些特殊的功能，如设置、复位和翻转等，可以用来实现各种逻辑功能。
T触发器（Toggle Flip-Flop）：T触发器有一个输入端T，用于控制触发器的状态。当T输入为1时，触发器的输出将翻转；当T输入为0时，触发器的输出将保持不变。
3.锁存器与触发器的区别
锁存器与触发器：
共同点：具有0 和1两个稳定状态，一旦状态被确定，就能自行保持。一个锁存器或触发器能存储一位二进制码。
不同点：
(1)锁存器—对脉冲电平敏感的存储电路，在特定输入脉冲电平作用下改变状态。
(2)触发器—对脉冲边沿敏感的存储电路，在时钟脉冲的上升沿或下降沿的变化瞬间改变状态。
4.时序逻辑电路
时序逻辑电路:
工作特征：时序逻辑电路的工作特点是任意时刻的输出状态不仅与该当前的输入信号有关，而且与此前电路的状态有关。
结构特征:由组合逻辑电路和存储电路组成,电路中存在反馈。锁存器和触发器是构成时序逻辑电路的基本逻辑单元 。
第六章 时序逻辑电路
1.基本概念
时序电路结构特征：电路由组合电路和存储电路组成；电路存在反馈。
输出方程: O＝f(I，S)——表达输出信号与输入信号、状态变量的关系式。
激励方程: E＝f(I，S)—— 表达了激励信号与输入信号、状态变量的关系式。
状态方程 : Sn+1＝f(E，Sn)——表达存储电路从现态到次态的转换关系式。
同步：存储电路里所有触发器有一个统一的时钟源，它们的状态在同一时刻更新。
异步：没有统一的时钟脉冲或没有时钟脉冲，电路的状态更新不是同时发生的。
2.寄存器、移位寄存器
1.寄存器和移位寄存器
**（1）寄存器：**是数字系统中用来存储代码或数据的逻辑部件，它的主要组成部分是触发器。
一个触发器能存储1位二进制代码，存储 n 位二进制代码的寄存器需要用 n 个触发器组成。寄存器实际上是若干触发器的集合。
（2）移位寄存器：移位寄存器是既能寄存数码，又能在时钟脉冲的作用下使数码向高位或向低位移动的逻辑功能部件。按移动方式分为单向移位寄存器、双向移位寄存器，其中单向移位寄存器又有左移、右移之分。单片机中，对寄存器里面的值可以进行左移和右移的操作，以实现某些目的，这就用到了移位寄存器。
3.计数器
2.计 数 器
（1）异步二进制计数器—4位异步二进制加法计数器——异步体现在前一级的输出是下一级的时钟源信号，从而实现异步。
计数器的功能：不仅可以计数也可作为分频器。
（2）二进制同步加计数器
工作原理：Q0在每个CP都翻转一次，FF0可采用T=1的T触发器；
Q1仅在Q0 = 1后的下一个CP到来时翻转，FF1可采用T= Q0的T触发器；
Q2仅在Q0 = Q1 = 1后的下一个CP到来时翻转，FF2可采用T= Q0Q1T的触发器；
Q3仅在Q0 = Q1 = Q2 = 1后的下一个CP到来时翻转，FF3可采用T = Q0Q1Q2T的触发器
第七章 半导体存储器
1.只读存储器ROM
在正常工作状态只能读出信息。
非易失性：断电后信息不会丢失，常用于存放固定信息（如程序、常数等）。
2.RAM(随机存取存储器)
在运行状态可以随时进行读或写操作。
易失性： 存储的数据必须有电源供应才能保存, 一旦掉电, 数据全部丢失。
第九章 脉冲波形的变换与产生
需要产生比如时钟脉冲、定时信号等。
1.单稳态电路
单稳态触发器的工作特点：电路在没有触发信号作用时处于一种稳定状态；在外来触发信号作用下，电路由稳态翻转到暂稳态;由于电路中RC延时环节的作用，暂稳态不能长保持，经过一段时间后，电路会自动返回到稳态。暂稳态的持续时间仅取与RC参数值有关。
2.施密特触发器
施密特触发器电压传输特性及工作特点：
（1）施密特触发器属于电平触发器件，当输入信号达到某一定电压值时，输出电压会发生突变；电路有两个阈值电压。 输入信号增加和减少时，电路的阈值电压分别是正向阈值电压（VT+）和负阈值电压（VT-） 。
（2）内部有正反馈加速电平转换
施密特触发器的作用：①波形变换，可以将正弦波、三角波等变换为方波。②波形的整形与抗干扰，
3.多谐振荡电路
自激振荡电路，不需要外加输入信号就能自行产生一定频率的矩形波。
4.555定时器
作用：定时、计时、脉冲生成、触发控制
5.AD和DA转换
AD转换是将连续变化的模拟信号转换为离散的数字信号的过程。AD转换器将模拟输入信号进行采样，然后对采样值进行量化和编码，将其转换为数字形式的离散信号。AD转换器的输出是一个二进制数，表示模拟输入信号的大小和幅度。AD转换器常用于将模拟传感器信号、音频信号等转换为数字信号，用于数字系统的处理和分析。
DA转换是将离散的数字信号转换为连续变化的模拟信号的过程。DA转换器将数字信号进行解码和量化，然后根据数字信号的数值和幅度，通过电流、电压或其他方式生成与输入信号相对应的模拟输出信号。DA转换器常用于数字系统输出到模拟设备或模块，例如将数字音频信号转换为模拟音频信号输出到扬声器等。