Wallace 树乘法器

设计原理

        运算原理如下图所示，其中FA为全加器，HA为半加器。基本原理是加法从数据最密集的地方开始，不断反复使用全加器、半加器来覆盖“树”，这一级全加器是一个3输入2输出的器件，因此全加器又称为3-2压缩器，通过全加器将树的深度不断缩减，最终缩减为一个深度为2的数，最后一集则采用一个简单的两输入加法器组成。

        这里竖着计算，第一个半加器，产生和与进位，同时降低一个维度；传递给旁边竖行，全加器运算，继续降低维度。

电路展示

     4位与4位相乘，一共形成16对部分积。

 verilog代码

module wallace(x,y,out);
	parameter size = 4;	
	input [size-1:0] x,y;
	output [2*size-1:0] out;
	wire [size*size-1:0] a;
	wire [1:0] b0,b1,c0,c1,c2,c3;
	wire [5:0] add_a,add_b;
	wire [6:0] add_out;
	wire [2*size-1:0] out;
	
assign a = {x[3],x[3],x[2],x[2],x[1],x[3],x[1],x[0],x[3],x[2],x[1],x[0],x[2],x[1],x[0],x[0]}&
				{y[3],y[2],y[3],y[2],y[3],y[1],y[2],y[3],y[0],y[1],y[1],y[2],y[0],y[0],y[1],y[0]};
// 2 input half adder
hadd U1(.x(a[8]),.y(a[9]),.out(b0));
hadd U2(.x(a[11]),.y(a[12]),.out(b1));
hadd U3(.x(a[4]),.y(a[5]),.out(c0));
//3 input full adder
fadd U4(.x(a[6]),.y(a[7]),.z(b0[0]),.out(c1));
fadd U5(.x(a[13]),.y(a[14]),.z(b0[1]),.out(c2));
fadd U4(.x(b1[0]),.y(a[10]),.z(b1[1]),.out(c3));

assign add_a = {c3[1],c2[1],c1[1],c0[1],a[3],a[1]};
assign add_b = {a[15],c3[0],c2[0],c1[0],c0[0],a[2]};
assign add_out = add_a + add_b;
assign out = {add_out,a[0]};

endmodule

module fadd(x,y,z,out);
	output [1:0] out;
	input x,y,z;
assign out = x+y+z;
endmodule

module hadd(x,y,out);
	output [1:0] out;
	input x,y;
assign out = x+y;
endmodule

//----------testbench--------]
module wallace_tb;
	reg [3:0] x,y;
	wire [7:0] out;
	wallace m(.x(x),.y(y),.out(out));
	initial
	begin
		x=3,y=4;
		#20 x=2,y=3;
		#20 x=6,y=8;
	end
endmodule