计算机系统结构课程总结(合成)

※20%与80%规律

最常适用的是较简单的指令，仅占指令总数的20%，但在程序中出现的频率却80%。

较少使用的是较复杂的指令，占指令总数20%，为了实现其功能而设计的微程序代码却占总代码的80%。

数据表示

能由硬件直接辨认，可以被指令系统直接调用的数据类型。

缩短程序运行时间
减少CPU与主存的通信
通用性和利用率

发展趋势：数据表示在不断上移，即更多的数据类型用硬件实现。

理论最短平均码长

理 论 最 短 平 均 码 长 l = - \sum_{i = 1}^{N} (P_{i} \cdot l o g_{2} P_{i})

$理论最短平均码长l= \begin{equation*} -\sum_{i=1}^N(P_i \cdot log_2 P_i) \end{equation*}$
这里的

P_{i}

$P_i$ 是概率，不过计算时用频率

p_{i}

$p_i$ 代替了。

编码冗余量

编 码 冗 余 量 = 1 - \frac{理 论 最 短 平 均 码 长}{实 际 平 均 或 固 定 码 长}

$编码冗余量=1-\cfrac{理论最短平均码长}{实际平均或固定码长}$
下面的定长编码冗余量一般在35%，Huffman编码冗余量一般在1%，Huffman扩展编码冗余量可控制约11.4%。

[1]定长编码

译码简单并且规整，但浪费信息量。如有N种指令，操作码位数为：

固 定 码 长 = ⌈ l o g_{2} N ⌉

$固定码长=\left \lceil log_2 N \right \rceil$

[2]Huffman编码

出现概率大的用长编码，概率小的用短编码。每次选两个概率最小的结点，按一定规则(一般小的在左边)合成一个新的概率结点，投入原集合继续选择。最终root结点概率应为1.00。

为Huffman树设定编码时，一般左0右1。

平 均 码 长 l = \sum_{i = 1}^{N} (l_{i} \cdot p_{i})

$平均码长l= \begin{equation*} \sum_{i=1}^N(l_i \cdot p_i) \end{equation*}$

[3]Huffman扩展编码

如1-2-3-5扩展编码：
这里写图片描述
如2-4扩展编码：

Huffman扩展编码的实用性较高。为了便于实现分级译码，一般采用等长扩展法，即展开结点的层级数之间是等差数列。

地址码优化设计

定长编码、Huffman编码、Huffman扩展编码都是指操作码的设计。

地址码一般有0/1/2/3地址这四种形式。应从程序存储容量和程序执行速度这两个方面去考虑用多少个地址。PPT上的图：
这里写图片描述

缩短地址码的方法：间接寻址、变址寻址、寄存器间接寻址。

RISC

CISC是复杂指令集计算机，功能强大，但指令繁多；RISC是精简指令计算机，只保留常见指令，采用32位固定长度的指令。

程 序 执 行 时 间 P = 程 序 中 指 令 总 数 I \cdot 指 令 平 均 时 钟 周 期 C P I \cdot 时 钟 周 期 长 度 T

$程序执行时间P=程序中指令总数I \cdot 指令平均时钟周期CPI \cdot 时钟周期长度T$

而RISC的思想精髓就在于减少CPI。

总线

总线：计算机中各模块间各种信号线的集合。
总线分类：

片总线：即元件级总线，包括DBUS、ABUS、CBUS。
内总线：即系统总线，是系统内插件间的并行通信总线，如。
外总线：即通信总线，系统与系统之间，接口与外设之间通信。

总线工作阶段：

申请分配阶段
寻址阶段
数据交换阶段
撤销阶段

同步和异步通信

同步通信：使用系统时钟，模块之间的通信传输周期固定。
异步通信：不使用系统时钟，增设请求线和响应线来通信。
半同步通信：介于上面两者之间，在同步通信方式里增加一条控制信号线。
分离式通信：把一个读周期一分为二，把寻址阶段作为前一个传输子周期，数据交换阶段作为后一个传输子周期。

总线仲裁

当多个模块同时申请使用总线以成为主模块，就会发生各模块对总线的争用问题，总线仲裁就是判断把总线使用权给谁。

总线仲裁与中断很类似，但是中断可以高优先级立即打断低优先级，但是总线使用时这种打断会出现问题，必须等待总线操作完成才能重新分配总线使用权，所以需要添加控制信号。

串行总线仲裁

优先权排列按链接的位置决定，每个模块在它前面的(高优先级的)模块没有使用总线时才能申请使用。

固定式优先权
转换式优先权

并行总线仲裁

利用外部逻辑的硬件编码来进行模块的判优。

优点：要改变优先权只要改变接入外部逻辑的申请信号次序。

存储器指标计算

(1)

存 储 器 容 量 S_{M} = 存 储 器 字 长 W \cdot 存 储 器 字 数 l \cdot 并 行 工 作 的 存 储 器 个 数 m

$存储器容量S_M=存储器字长W \cdot 存储器字数l \cdot 并行工作的存储器个数m$
(2)

存 储 器 的 每 位 价 格 c = \frac{存 储 器 总 价 C}{存 储 器 容 量 S_{M}}

$存储器的每位价格c=\cfrac{存储器总价C}{存储器容量S_M}$
(3)

存 储 器 频 宽 B_{m} = \frac{数 据 总 线 宽 度 w \cdot 并 行 工 作 的 存 储 器 数 目 m}{存 储 周 期 T_{M}}

$存储器频宽B_m=\cfrac{数据总线宽度w \cdot 并行工作的存储器数目m}{存储周期T_M}$
很多时候数据总线宽度

w

$w$ 和存储器字长

W

$W$ 是一样的。
(4)

存 储 层 次 的 每 位 平 均 价 格 c = \frac{\sum_{i = 1}^{N} (c_{i} \cdot S_{M_{i}})}{\sum_{i = 1}^{N} S_{M_{i}}}

$存储层次的每位平均价格c=\cfrac{ \begin{equation*} \sum\limits_{i=1}^N(c_i \cdot S_{M_i}) \end{equation*} }{ \begin{equation*} \sum\limits_{i=1}^N S_{M_i} \end{equation*} }$
(5)

二 级 存 储 体 系 的 命 中 率 H = \frac{R_{1}}{R_{1} + R_{2}}

$二级存储体系的命中率H=\cfrac{R_1}{R_1+R_2}$
其中

R_{i}

$R_i$ 是命中

M_{i}

$M_i$ 的次数。
(6)

二 级 存 储 层 次 的 访 问 时 间 T_{A} = H \cdot T_{A 1} + (1 - H) \cdot T_{A 2}

$二级存储层次的访问时间T_A=H \cdot T_{A1}+(1-H) \cdot T_{A2}$

存储层次的特性

包含性：所具备的信息项满足 $M_i \subset M_{i+1}$ 。
一致性：同一个信息项与最底层(后援存储器)上的副本一致。
- 写直达： $M_i$ 中的修改在 $M_{i+1}$ 中立即修改。
- 写回： $M_i$ 中的修改，等到该信息项被换掉时，再在 $M_{i+1}$ 中将其修改。
局部性
- 时间局部性：因为程序中存在循环。
- 空间局部性：某个操作总在某一区域集中访问，因为数据时常连续存放。
- 顺序局部性：因为程序大多顺序执行。

中断

定义：CPU中止正在执行的任务，转而处理随机提出的请求，处理完毕再返回原程序继续执行。

中断源：引起中断的各种事件。
- 可屏蔽中断：可以通过CPU关中断来不响应该中断。
- 非屏蔽中断：必须响应。
中断优先级
软硬件分配
- 中断响应事件：从中断源发出请求到CPU响应并转向该中断服务程序入口地址所用的时间。
- 灵活性：硬件实现的中断速度快、灵活性差；软件实现的中断与之相反。

通道处理机

定义：能够执行有限个I/O指令并能与多台外设共享的专用处理机。

字节多路通道：分时、串行，为多台中低速外设服务。
选择通道：独占直至传输完成，为高速外设服务。
数组多路通道：结合以上两种通道，使用较普遍。

通道指标计算

(0)指标
$T_S：选择设备用时。$
$T_D：传送1字节用时。$
$P：通道上连接外设数。$
$n：每台外设都传输n字节。$
$T_*：*型通道连接P台外设，每台外设传送n字节用时。$
$f_{max\cdot *}：*型通道的最大流量。$

(1)字节多路通道

T_{B y t e} = (T_{S} + T_{D}) \cdot P \cdot n

$T_{Byte}=(T_S+T_D)\cdot P \cdot n$

f_{m a x \cdot B y t e} = \frac{1}{T_{S} + T_{D}}

$f_{max\cdot Byte}=\cfrac{1}{T_S+T_D}$
(2)选择通道

T_{s e l e c t} = (\frac{T_{s}}{n} + T_{D}) \cdot P \cdot n

$T_{select}=\left( \cfrac{T_s}{n}+T_D \right)\cdot P \cdot n$

f_{m a x \cdot s e l e c t} = \frac{1}{\frac{T_{S}}{n} + T_{D}}

$f_{max\cdot select}=\cfrac{1}{\cfrac{T_S}{n}+T_D}$
(3)数组多路通道
假设数组多路通道一次工作传送k字节的数据块。

T_{b l o c k} = (\frac{T_{s}}{k} + T_{D}) \cdot P \cdot n

$T_{block}=\left( \cfrac{T_s}{k}+T_D \right)\cdot P \cdot n$

f_{m a x \cdot b l o c k} = \frac{1}{\frac{T_{S}}{k} + T_{D}}

$f_{max\cdot block}=\cfrac{1}{\cfrac{T_S}{k}+T_D}$

I/O处理机

通道不能看成独立的处理机，也不能实现完全的并行操作，故引入IOP全权负责I/O和管理外设。IOP具有自己的专用存储器(局部MEM)，不必通过主存(System MEM)就能完成与外设的数据交换。

共享主存的IOP
不共享主存的IOP