1、数字逻辑篇
第一题：
输入 A 位宽为 12bit，输入 B 位宽为 8bit，输入 C 位宽为 4bit，实现 Y=A*B+C，要求本模块算法不损失精度，Y 的最小位宽定义为多少合适 （ ）
A. 20
B. 21
C. 16
D. 24
(A)
A 为 12bit，B 为 8bit，A*B 就是 20bit。如果一个 20bit 数据加一个 4bit 数据需要 21bit 位宽的变量来存储。但是 A*B+C 最大值为 12'hFFF * 8'hFFF + 4'hF = 20'hFEF10。所以 A*B+C 需要 20bit。
第二题：
十进制 46.25 对应的二进制表达式为（ ）
A. 101110.11
B. 101101.01
C. 101110.1
D. 101110.01
(D)
整数部分：101110，小数部分：0b0.01 = 1/2^2=0.25, 因此小数部分为 01。也可以按照传统不断乘 2 的方法去得到小数部分的表示。所以结果为101110.01
第三题：
在时序电路的状态转换表中，若状态数 N=3，当采用独热码进行编码时，则状态变量位宽最少为（ ）
A. 4
B. 8
C. 2
D. 3
(D)
时序电路状态转换主要是讲状态机，状态变量编码方式主要有三种，独热码、二进制码和格雷码，如果采用独热码，3 状态数为 3’b001、3’b010、3’b100，需要 3 位。如果采用二进制码，3 状态数为 2’b00、2’b01、2’b10，需要两位。如果采用格雷码，3 状态数为 2’b00、2’b01、2’b11，需要两位。所以结果为 3 位。
第四题：
下面哪种不是组合逻辑电路功能描述方法 ( )
A. 真值表
B. 布尔方程
C. 状态机
D. 逻辑框图
(C)
真值表、布尔方程是最基础的描述电路功能的方式，逻辑框图和门级电路类似，主要通过逻辑图符号直接画电路，常见于 RTL。状态机属于时序电路，一般通过状态转移图描述状态机。
第五题：
时序逻辑电路的一般特征不包括（ ）
A. 系统的状态保持或者变化情形取决于系统的输入及其当前状态
B. 时序机的状态图和状态表是相同的设计信息的两种不同的表示形式
C. 可以没有时钟
D. 时序电路 (机) 的当前状态和输入信号决定了其下一状态及输出
(C)
其余三个均为时序逻辑电路的特点，时序逻辑电路不能没有时钟。
第六题：
组合逻辑电路消除竞争冒险的方法有 ( )
A. 在输出端接入滤波电容
B. 后级加缓冲电路
C. 屏蔽输入信号的尖峰干扰
D. 前级加电阻
(A)
通常组合逻辑中消除竞争冒险的方式为在输入端接入滤波电容。后级增加缓冲器并不会滤除竞争-冒险产生的毛刺。由于逻辑门的延迟作用，竞争冒-险现象主要由两个输入信号同时向相反的逻辑电平跳变所生的，而不是由输入信号的尖峰干扰所导致的，所以屏蔽输入信号的尖峰干扰和前级加电阻并不可以消除经过组合逻辑后输出的毛刺。
第七题：
寄存器的Tsu(建立时间)是如何定义的 ( )
A. 在时钟沿到来之后数据保持稳定的时间
B. 在时钟沿带来前后数据都需要保持稳定的时间
C. 在整个时钟周期数据保持稳定的时间
D. 在时钟沿到来之前数据保持稳定的时间
(D)
Tsetup 的基本概念，在时钟沿到来之前数据保持稳定的时间。
第八题：
属于组合逻辑电路的是 ( )
A. 全加器
B. 移位寄存器
C. 计数器
D. 触发器
(A)
全加器（常识），不懂的看电路图。
第九题：
在下列逻辑电路中，不是组合逻辑电路的是 ( )
A. 编码器
B. 触发器
C. 加法器
D. 译码器
(B)
触发器（常识），不懂的看电路图
第十题：
信号 A、B 均是 4bit 输入，C = A+B，请问信号 C 应该定义 ( ) bit
A. 4
B. 5
C. 6
D. 3
(B)
两个输入都是 4bit，为了数据不溢出，定义 5bit 够用。可以举例最大值相加 4'hF + 4'hF = 5'h1E。注意和第一题的区别。