背景：
工作几年，硬件原理图一直都是平坦式设计，几经辗转，入职一家新的公司，新公司设计工具是AD，并且硬件原理图都是层次化设计，在此背景下，本人Cadence原理图就由平坦式转入层次化设计。
概述：
层次式电路设计（Hierarchical Design）：通常是在设计比较复杂的电路和系统时采用的一种自上而下的电路设计方法，即首先在一张图纸上设计电路总体框图，然后再在另外层次图纸上设计每个框图代表的子电路结构，下一层次中还可以包括框图，按层次关系将子电路框图逐级细分，直到最低层次上为具体电路图，不再包括子电路框图。
层次式电路设计的优点：
1）分工，将一个复杂的电路设计分为几个部分，分配给几个工程技术人员同时进行设计。
2）模块化，让具有不同特长的设计人员负责不同部分的设计。
3）设备限制，打印输出设备不支持幅面过大的电路图页面。
4）自上而下的设计策略，目前该策略已成为电路和系统设计的主流。
原理图层次化设计步骤：
1）新建原理图Project，执行File---New---Project
2）在原理图页中，设计电路总体框图，执行菜单命令Place--> Hierarchical Block
3）添加层次图端口，，执行菜单命令Place-->Hierarchical PIN
4）创建各层次图对应的电路图页文件夹，选中层次块，双击，系统自动创建新的电路图页
5）在各层次图电路图页中设计具体电路
6）原理图有改动时，选中框图中层次模块，点击鼠标右键，菜单中Synchronize Up 向上更新， Synchronize Down向下更新
走过的路，踩过的坑：
Cadence原理图层次化设计中，走过的一些路，踩过一些坑，在此记录一下。
1 AD格式原理图转换为Cadence格式时，顶层图纸是转换不了的（应该是AD与Cadence格式不兼 容导致），另外，AD格式各子图的转换也不能一下子就转换成功，必须将各子图一个个建立工程，然后单张装换为Cadence格式图纸。
2 各子图间的连接，尤其是做一些复杂工程时，需要连接的线的种类复杂包括单端、差分及其他总线类时，最好创建NetGroup进行连接，不然子图接口Hiearchical Pin会创建的比较多。