在芯片行业，有的同学想要压力小一点的工作，但不知道怎么选择。那么哪个环节的工程师压力最小?下面来看看资深工程师的见解。
首先说一个简单的，叫PV，就是后端验证工程师。
他的前端输入，PR的工程师会给他这样一个设计文件，生产厂家会给他一个检查规则文件。他做的所有的东西都是别人给他的。准确的讲，他无非就是跑过了、还是没跑过的问题，最终一定要跑过这样的一个状态。
像这样的情况是一个比较独立的、即压力最小的工作。一般来说都是在后期、马上就要流片的时候，PV工程师才会去忙起来的。一个项目比如我们讲要做4个月，坦率的讲，前三个月PV的工程师基本上没有什么事情可以做，跟休息一样。所以我觉得工作压力各方面不会很大。但相对的，工资低一点，这是我们说的PV的工程师。
synthesize 的工程师
再来说说我们讲的synthesize 的工程师。有两个输入，一个是你前端的RTO设计，这是有设计工程师给你负责的，这是一点。重要的是需要会写时序约束文件，这就是比较讨厌的一件事情，相当于你自己凭空造了一个文件出来。不管是PR的工程师还是STA的工程师，都以你的文件为检查标准。万一要是写错了，后面做的都是错的。
芯片出来一定是没有功能的。这就是我们说的ssynthesize工程师。一般来说synthesize的工程师工作量不是很大，他 4 个月的时间可能只写了一个四五百行的代码，但是他的压力最大，他要透彻的理解这样的RTL，透彻的理解STA的结果，这就是一个最核心的了。
他的工作压力是最大的。在整个项目里，一般来说synthesize的工程师一定是项目的team leader ，要带着整个项目去走。相当于工作压力最大，但工作量又是最小的。
PR工程师
再往下是PR的工程师了，PR的工程师是属于一个苦大仇深的工作，全都是重体力活。
我们讲，RTL可能改一行，整个的APR的流程需要再跑一个月，所以工作量是最大、最辛苦的，他还要满足一个持续收敛的过程，工作量是最大的。
比方我做完之后，性能不达标，我已经尽了很大的努力了，怎么办?我就得去找synthesize的工程师，找RTL的工程师，该改就得改，否则实现不了。这是PR的工程师，对技术上的层次要求就会比较高，你要懂synthesize，你要懂STA，你还要懂相关的半导体制造方面的东西。
STA工程师
再往下是STA的工程师了，准确的讲有两种，一种是简单的，一种是高水平的。我们先说简单的，就跟PV一样。别人会给你检查的文件，你回车一跑就可以，看过没过。
这种工程师业内是不缺的，因为不管谁捎带着手就把它搞定。我们再讲什么是高水平的STA。
在这样的最小的变化条件下，你要去指导APR的工程师怎么去修时序，你都要去指导别人去工作了，你的水平一定比他高。实际上，整个行业里面最缺的就是STA 了，缺的是高水平的STA，不是这种低水平的，简单的这种检查一下就可以的，这是我们的一点个人的体会了。
STA也谈不上什么压力了，因为它的设计实现是APR的工程师给你搞定的。你仅仅是一个检查和修复，换句话讲，压力就会小一点。当然了需要排除人为压力。
比如我们整个设计团队，只具备这样的设计1g赫兹的这样的一个芯片的能力，包括RTL，包括架构设计、PR团队，整个团队就只具备1g的能力。领导让你们搞2g的东西出来，目前的水平下，实现不了，相当于讲整个团队的技术短板，就不止是STA的压力了。
作为一个老工程师，额外的给大家一点建议。你一定要把STA学好、学得非常透彻，整个的STA 就是后端的一个交流语言，跟你的中文或英文是一样的，这是我的个人理解，你的STA水平基本就决定了你在业界的水平。
我们很难想象一个优秀的RTL工程师，他不懂时序，不懂时序，他怎么设计时序?这是额外给大家的一点忠告。所以整个团队就是在的静态时区分析的一个基础之上，产生了一些不同的人去实现不同的的分支。
如果你当下对入行/转行有一定困惑和意向，或者想了解项目，以及免费获取学习资料，任何关于转行的问题都有老师会为你解答。
这里放个入口：IC入行指导