本文主要介绍RISC-V 架构，并与流行的ARM架构比较。在我们开始比较这两种架构之前，读者必须了解指令集架构的含义。

指令集架构 (ISA)基本上是汇编级程序员或编译器编写者可见的机器部分。ISA 是软件与硬件的之间的桥梁、交汇点。ISA 定义了机器及其微架构本身可以理解的命令/指令，还定义了如何存储、访问和实现指令。

我们使用计算机可以理解的语言向计算机的硬件发出指令。计算机语言由称为指令的单词组成，而词汇表称为指令集。指令集告诉我们每条指令的功能以及指令在内存中的表示方式（编码）。

架构描述了处理器的功能规范。它描述了软件可以依赖硬件提供的功能。架构不会告诉您处理器是如何构建的。但它能告诉您处理器可以做什么。另一方面，微架构描述了处理器是如何构建和设计的。微架构定义了缓存的数量和大小、指令的周期数、流水线长度等。

了解了 ISA 是什么之后，我们现在继续概述 RISC-V 和 ARM 架构。

RISC-V 架构概述

RISC-V 是加州大学伯克利分校 RISC ISA 设计的第五版。罗马数字“V”表示“变体”和“向量”，以支持一系列计算机体系结构研究。

RISC-V 架构的特点

RISC-V 是一种加载-存储架构，这意味着三件事：（i）它的算术指令只对寄存器进行操作，（ii）只有加载和存储指令才能将数据传入和传出内存，（iii）必须首先将数据加载到一个寄存器，然后才能对其进行操作。

RISC-V 没有针对任何特定实现、微体系结构模式或部署目标进行过度架构/过度优化，因此它适用于所有计算目的。它之所以能够做到这一点，是因为它的 ISA 分为两部分，即基本 ISA 和可选扩展。基本ISA被限制为包含一组最小的指令集，这些指令集足以构成编译器目标并满足现代操作系统的要求。基本ISA不能重新定义，它存在于任何实现中。
根据不同实现，可以将其他 ISA 扩展添加到基本 ISA。使得 RISC-V 支持广泛的定制和专业化。
它是 32 位和 64 位地址的最小 ISA，并为内存系统使用 little-endian 字节排序。Little-endian 字节排序意味着多字节数据的最低有效字节存储在最低内存地址。首先存储 LSB。
RISC-V使用RVC（RISC-V代码压缩）技术来改进程序代码大小，并以增加每个程序的指令数为代价减少每条指令的CPU周期数。它牺牲了代码密度来简化实现电路。
RISC 会导致代码大小不是最佳大小，特别是对于嵌入式系统，因为它们的指令存储容量有限。为了减小代码大小，RISC-V 使用其 RVC 扩展。RVC 用较短的 16 位指令编码替代了常见的 32 位指令。它也没有分支延迟隙。

ARM 架构概述

ARM 最初代表 Acorn RISC Machine，但后来改为 Advanced RISC Machine。它可以说是世界上最常用的处理器架构。

它最初是由一家名为 Acorn Computers 的计算机制造商在 1980 年代后期为其个人计算机开发的。它是一种 RISC 架构。有 3 种不同类型的 Arm 架构适用于不同的应用程序。它们是 A、R 和 M 架构。

A-Profile（应用程序）： 优化以运行复杂的操作系统，如 Windows 和 Linux。它提供了最高的性能。

R-Profile（实时）：针对具有实时约束的系统（例如嵌入式控制系统）进行了优化。

M-Profile（微控制器）：针对低功耗设备进行了优化，被许多物联网设备使用

Arm架构的特点

首先，RISC-V 是开源的，而 ARM 不是。这意味着 RISC-V 是免许可和免版税的。RISC-V 允许用户使用新指令扩展 ISA 并免费创新 RISC-V 处理器的微架构，但 ARM 要求用户支付版税。这使得RISC-V很快受到了众多厂商的欢迎。

另一方面，ARM 被认为比 RISC-V 更复杂。一个原因是 ARM 对手机的过度优化比对笔记本电脑、台式机和服务器的优化程度更高。RISC-V 并没有针对一种特定的实现进行过度优化。它适用于从微控制器到超级计算机的所有计算系统。

RISC-V 和 ARM 都是 RISC ISA 架构。前者是开源的，而后者是专有的 ISA。RISC-V 和 ARM 各有优势，很难站在一边，但 RISC-V 的灵活性和开源性使其可以更快地被电子行业采用，前景广阔！