基于FPGA的BP神经网络的verilog实现

 

这两个节点计算结果的位宽为：19位，我们截取高9位。