数电5_4——触发器总结

1. 按触发器逻辑动能分类

触发器的类型 特点 输入端 逻辑表达式
SR触发器 01置0,10置1,00保持,11禁态 两端输入 Q ∗ = S + R ′ Q , S R = 0 Q*=S+R'Q,SR=0 Q=S+RQ,SR=0
JK触发器 01置0,10置1,00保持,11取反 两端输入 Q ∗ = J Q ′ + K ′ Q Q*=JQ'+K'Q Q=JQ+KQ
D触发器 输出等于输入 单端输入 Q ∗ = D Q*=D Q=D
T触发器 0保持,1取反 单端输入 Q ∗ = T Q ′ + T ′ Q Q*=TQ'+T'Q Q=TQ+TQ

1.1 状态图与电路符号

  1. SR触发器
    在这里插入图片描述
    X表示01都可以
    在这里插入图片描述
  2. JK触发器
    在这里插入图片描述
    在这里插入图片描述
    在这里插入图片描述
    (多个取与当成输入)
  3. D触发器
    在这里插入图片描述
    在这里插入图片描述
  4. T触发器
    在这里插入图片描述
    在这里插入图片描述

1.2 例题

利用JK触发器构成D触发器和T触发器
JK: Q ∗ = J Q ′ + K ′ Q Q*=JQ'+K'Q Q=JQ+KQ
D: Q ∗ = D = D ( Q + Q ′ ) = D Q + D Q ′ Q*=D=D(Q+Q')=DQ+DQ' Q=D=D(Q+Q)=DQ+DQ
T: Q ∗ = T Q ′ + T ′ Q Q*=TQ'+T'Q Q=TQ+TQ
J=D=T,K’=D=T’
所以电路图如下
在这里插入图片描述

2. 触发器的电路结构与逻辑功能,触发方式的关系

2.1 触发方式总结

触发方式 特点
电平触发 当输入端的电平发生变化时,存在空翻现象
脉冲出发 拥有主从结构,在时钟周期内,脉冲到来时变化,其中JK触发器存在一次变化问题
边缘触发 在时钟的上升沿或是下降沿变化

2.2 电路结构和逻辑功能的关系

触发器的电路结构和逻辑功能之间不存在固定的对应关系
如SR触发器可以是电平触发的同步结构,也有脉冲触发的主从结构

电平触发的同步结构

在这里插入图片描述

脉冲触发的主从结构

在这里插入图片描述

2.3 电路结构与触发方式

触发器的触发方式是由电路结构决定的,即电路结构形式与触发方式之间有固定的对应关系

  • 如同步SR触发器属于电平触发,在CLK=1触发器动作
  • 采用主从结构的触发器,属于脉冲触发方式,是在CLK的下降沿(↓)从触发器随主触发器的变化而变化,如主从SR触发器和主从JK触发器
  • 采用两个电平触发D触发器构成的触发器、维持阻塞结构的触发器以及利用门传输延迟时间构成的触发器都输入边沿触发方式,如维持阻塞D触发器属于上升沿触发
下图说明了脉冲触发和边缘触发的区别

在这里插入图片描述
脉冲要考虑时钟周期内主触发器的状态,下降沿触发只要看边缘的输入即可

猜你喜欢

转载自blog.csdn.net/weixin_43746266/article/details/106397737