RCC——使用HSE/HSI配置时钟（摘自野火官方书籍）
RCC ： reset clock control 复位和时钟控制器。本章我们主要讲解时钟部分，特别是要
着重理解时钟树，理解了时钟树， STM32 的一切时钟的来龙去脉都会了如指掌。
RCC 框图剖析—时钟部分
系统时钟
1. HSE 高速外部时钟信号
HSE 是高速的外部时钟信号，可以由有源晶振或者无源晶振提供，频率从 4-16MHZ
不等。当使用有源晶振时，时钟从 OSC_IN 引脚进入， OSC_OUT 引脚悬空，当选用无源
晶振时，时钟从 OSC_IN 和 OSC_OUT 进入，并且要配谐振电容。
HSE 最常使用的就是 8M 的无源晶振。当确定 PLL 时钟来源的时候， HSE 可以不分频
或者 2 分频，这个由时钟配置寄存器 CFGR 的位 17： PLLXTPRE 设置，我们设置为 HSE
不分频。
2. PLL 时钟源
PLL 时钟来源可以有两个，一个来自 HSE，另外一个是 HSI/2，具体用哪个由时钟配
置寄存器 CFGR 的位 16： PLLSRC 设置。 HSI 是内部高速的时钟信号，频率为 8M，根据
温度和环境的情况频率会有漂移，一般不作为 PLL 的时钟来源。这里我们选 HSE 作为
PLL 的时钟来源。
3. PLL 时钟 PLLCLK
通过设置 PLL 的倍频因子，可以对 PLL 的时钟来源进行倍频，倍频因子可以
是:[2,3,4,5,6,7,8,9,10,11,12,13,14,15,16]，具体设置成多少， 由时钟配置寄存器 CFGR 的位
21-18： PLLMUL[3:0]设置。我们这里设置为 9 倍频，因为上一步我们设置 PLL 的时钟来源
为 HSE=8M，所以经过 PLL 倍频之后的 PLL 时钟： PLLCLK = 8M *9 = 72M。 72M 是 ST
官方推荐的稳定运行时钟，如果你想超频的话，增大倍频因子即可，最高为 128M。我们
这里设置 PLL 时钟： PLLCLK = 8M *9 = 72M。
4. 系统时钟 SYSCLK
系统时钟来源可以是： HSI、 PLLCLK、 HSE，具体的时钟配置寄存器 CFGR 的位 1-0：
SW[1:0]设置。我们这里设置系统时钟： SYSCLK = PLLCLK = 72M。
5. AHB 总线时钟 HCLK
系统时钟 SYSCLK 经过 AHB 预分频器分频之后得到时钟叫 APB 总线时钟，即 HCLK，
分频因子可以是:[1,2,4， 8， 16， 64， 128， 256， 512]，具体的由时钟配置寄存器 CFGR
的位 7-4 ： HPRE[3:0]设置。片上大部分外设的时钟都是经过 HCLK 分频得到，至于 AHB
总线上的外设的时钟设置为多少，得等到我们使用该外设的时候才设置，我们这里只需粗
线条的设置好 APB 的时钟即可。 我们这里设置为 1 分频，即 HCLK=SYSCLK=72M。
6. APB2 总线时钟 HCLK2
APB2 总线时钟 PCLK2 由 HCLK 经过高速 APB2 预分频器得到，分频因子可以
是:[1,2,4， 8， 16]，具体由时钟配置寄存器 CFGR 的位 13-11： PPRE2[2:0]决定。 HCLK2 属
于高速的总线时钟，片上高速的外设就挂载到这条总线上，比如全部的 GPIO、 USART1、
SPI1 等。至于 APB2 总线上的外设的时钟设置为多少，得等到我们使用该外设的时候才设
置，我们这里只需粗线条的设置好 APB2 的时钟即可。我们这里设置为 1 分频，即 PCLK2
= HCLK = 72M。
7. APB1 总线时钟 HCLK1
APB1 总线时钟 PCLK1 由 HCLK 经过低速 APB 预分频器得到，分频因子可以是:[1,2,4,8,16]，具体的由时钟配置寄存器 CFGR 的位 10-8： PRRE1[2:0]决定。
HCLK1 属于低速的总线时钟，最高为 36M，片上低速的外设就挂载到这条总线上，比如
USART2/3/4/5、 SPI2/3， I2C1/2 等。至于 APB1 总线上的外设的时钟设置为多少，得等到
我们使用该外设的时候才设置，我们这里只需粗线条的设置好 APB1 的时钟即可。我们这
里设置为 2 分频，即 PCLK1 = HCLK/2 = 36M。
其他时钟
A、 USB 时钟
USB 时钟是由 PLLCLK 经过 USB 预分频器得到，分频因子可以是： [1,1.5]， 具体的由
时钟配置寄存器 CFGR 的位 22： USBPRE 配置。 USB 的时钟最高是 48M，根据分频因子
反推过来算 ， PLLCLK 只能是 48M 或者是 72M。一般我们设置 PLLCLK=72M，
USBCLK=48M。 USB 对时钟要求比较高，所以 PLLCLK 只能是由 HSE 倍频得到，不能使
用 HSI 倍频。
B、 Cortex 系统时钟
Cortex 系统时钟由 HCLK 8 分频得到，等于 9M， Cortex 系统时钟用来驱动内核的系统
定时器 SysTick， SysTick 一般用于操作系统的时钟节拍，也可以用做普通的定时。
C、 ADC 时钟
ADC 时钟由 PCLK2 经过 ADC 预分频器得到，分频因子可以是[2,4,6,8]，具体的由时
钟配置寄存器 CFGR 的位 15-14： ADCPRE[1:0]决定。 很奇怪的是怎么没有 1 分频。 ADC
时钟最高只能是 14M，如果采样周期设置成最短的 1.5 个周期的话， ADC 的转换时间可以
达到最短的 1us。如果真要达到最短的转换时间 1us 的话，那 ADC 的时钟就得是 14M，反
推 PCLK2 的时钟只能是： 28M、 56M、 84M、 112M，鉴于 PCLK2 最高是 72M，所以只能
取 28M 和 56M。
D、 RTC 时钟、独立看门狗时钟
RTC 时钟可由 HSE/128 分频得到，也可由低速外部时钟信号 LSE 提供，频率为
32.768KHZ，也可由低速内部时钟信号 HSI 提供，具体选用哪个时钟由备份域控制寄存器
BDCR 的位 9-8： RTCSEL[1:0]配置。 独立看门狗的时钟由 LSI 提供，且只能是由 LSI 提供，
LSI 是低速的内部时钟信号，频率为 30~60KHZ 直接不等，一般取 40KHZ。