主频时钟，由CACRR_ARM_PODF寄存器控制，由996M/2 = 498Mhz进入ARM内核
假如ARM需要528M，则PLL1应该等于528x2 =1056M
假如ARM需要696M，则PLL1应该使用696M/1. 696M*2 = 1392M 超过了最大频率上限制1.3G
假如ARM需要792M，则PLL1应该使用792M/1.
主时钟配置
猜你喜欢
转载自blog.csdn.net/f2157120/article/details/108723017
今日推荐
周排行