5G sub6G RF带宽达到100MHz，目前ADI的AD9371和ADRV9009都能达到这个带度要求，其中，ADRV9009能够提供的带宽达到200MHz。ADRV9009仅提供TDD工作模式，即TX、RX同频，而AD9371可以不同频。两者都支持2T2R。对于sub6G RF验证，可以采用Intel Arria 10 SoC + ADRV9009来验证，或者Zynq UltraScale MPSoC ZCU102 + ADRV9009来验证。
图1 Intel Arria 10 SoC + ADRV9009
图2 Zynq UltraScale MPSoC ZCU102 + ADRV9009
Intel Arria 10 SoC Zynq和 UltraScale MPSoC ZCU102这两款开发板，提供的硬件参数相似，主要有与ADRV9009射频子卡连接的FMC接口，该FMC接口将FPGA与JESD204B接口协议相连，连通到ADRV9009。还提供了PCIE接口、SFP光口、以太网口与其它设备相连，功能强大。
我们以Intel Arria 10 SoC + ADRV9009为例，讲述如何采用该搭配，发射5G射频信号到频谱仪进行解调。
第一步，首先找Intel Arria 10 SoC开发板系统。需要到ADI wiki网上找到相应的linux版本，以及编译kernel步骤。经验证，可以跑通ADRV9009的版本为altera_4.14，可以在https://github.com/analogdevicesinc/linux/commits/altera_4.14找到。
第二步，采用Win32DiskImager.exe工具，将altera_4.14系统image烧写到microSD card。
第三步，将ADRV9009射频子卡，插到开发板上的FMC接口上，并将SMA接头的Tx连到频谱仪上。如果没有频谱仪，可以环回接到Rx接口上，此种方式时可以用IIO Oscilloscope软件查看发射的信号频谱图。如果想要用频谱仪查看发射信号的解调性能，还要采用信号源产生30.72MHz时钟，接入到ADRV9009射频子卡REF_CLK_IN的SMA接口做为外部时钟输入。
在将microSD card插到开发板上电启动altera_4.14系统之前，需要将开发板上的跳线帽设置对，否则，会出现意想不到的错误。
将开发板串口与主机电脑连上，需要借用串口来查看系统启动打印。给开发板上电，如果系统启动无误，则会得到类似如下画面。
图3 soc 系统正常启动
查看开发板IP，得到类似192.168.1.11的IP，也可以自己写定IP。
在主机上安装ADI公司的一个示波软件IIO Oscilloscope，该软件可以通过网口方便的连上开发板，采用软件界面的方式，对ADRV9009进行操作配置。IIO Oscilloscope的下载地址可以在ADI wiki官网上找到，linux和windows版本都有。安装完成IIO Oscilloscope后，双击启动图标，在IP地址栏上输入开发板的IP地址，然后点击“刷新”按钮，即可看到可以连接的开发板信息，点击“确定”，IIO Oscilloscope连上了开发板，出现可以配置ADRV9009的界面，比如采样时钟频率、载波频点、收发增益、D/A通道数、加载基带波形文件等。
图4 IIO Oscilloscope设置频点和增益
图5 IIO Oscilloscope加载时域IQ波形和通道选择
5G基带IQ时域波形的产生，需要自己用matlab或者C代码产生。图中加载TM1.1波形文件之后，在keysight频谱仪上得到的解调结果如下所示。
图6 keysight频谱仪解调5G 下行信号
这种采用生成基带时域波形的方法，可以验证开发板到ADRV9009整个链路的功能，如果通过SFP光口或者PCIE接口连接物理层以上的数据，只要上层处理足够强大，完全可以实现采用一台服务器+ Intel Arria 10 SoC + ADRV9009组合，验证设计5G小基站。服务器实现PHY及上层协议栈功能，数据前传采用CPRI协议或者eCPRI，甚至直接PCIE的形式，前传到FPGA开发板进行信号处理，再传到ADRV9009发射出去。大名鼎鼎的Ettus公司推出的SDR USRP N310，和一台主机连接，可以跑OAI开源5G的源代码，而USRP N310硬件架构，即是采用了Zynq 7100+ AD9371的组合，卖得不便宜，大概有10万人民币。
喜欢文章，请添加公众号：
