SOM-TL665x是TI系列多核架构的定点/浮点TMS320C665x高端DSP核心板

1.核心板简介

基于TI KeyStone C66x多核定点/浮点DSP TMS320C665x，单核TMS320C6655和双核TMS320C6657管脚pin to pin兼容，同等频率下具有四倍于C64x+器件的乘累加能力；
主频1.0/1.25GHz，每核运算能力可高达40GMACS和20GFLOPS，包含2个Viterbi协处理器和1个Turbo协处理解码器，每核心32KByte L1P、32KByte L1D、1MByte L2，1MByte多核共享内存，8192个多用途硬件队列，支持DMA传输；
支持PCIe、SRIO、HyperLink、uPP、EMIF16、千兆网口等多种高速接口，同时支持I2C、SPI、UART、McBSP等常见接口；
连接稳定可靠，80mm*58mm，体积极小的C66x核心板，采用工业级高速B2B连接器，关键大数据接口使用高速连接器，保证信号完整性；
提供丰富的开发例程，入门简单，支持裸机和SYS/BIOS操作系统。

图 1 核心板正面图

图 2 核心板背面图

由广州创龙自主研发的SOM-TL665x是一款基于TI KeyStone系列多核架构的定点/浮点TMS320C665x高端DSP核心板，采用沉金无铅工艺的8层板设计，专业的PCB Layout保证信号完整性的同时，经过严格的质量控制，满足多种环境应用。

SOM-TL665x引出CPU全部资源信号引脚，二次开发极其容易，客户只需要专注上层运用，降低了开发难度和时间成本，让产品快速上市，及时抢占市场先机。

不仅提供丰富的Demo程序，还提供DSP核间通信开发教程，全面的技术支持，协助客户进行底板设计和调试以及多核软件开发。

扫描二维码关注公众号，回复： 11779107 查看本文章

2.典型应用领域

3.软硬件参数

硬件框图

图 3 核心板硬件框图

硬件参数

表 1

CPU	单核TMS320C6655/双核TMS320C6657，主频1.0/1.25GHz
ROM	64Mbit SPI NOR FLASH
ROM	128/256MByte NAND FLASH
RAM	512M/1GByte DDR3
EEPROM	1Mbit
SENSOR	1x TMP102，核心板温度传感器，I2C接口
B2B Connector	2x 50pin公座B2B，2x 50pin母座B2B，间距0.8mm，合高5.0mm； 1x 80pin高速B2B连接器，间距0.5mm，合高5.0mm，共280pin，信号速率最高可达10GBaud
LED	1x供电指示灯
LED	2x用户指示灯
Hardware resources	1x SRIO，四端口四通道，每通道最高通信速率5GBaud
	1x PCIe Gen2，单端口双通道，每通道最高通信速率5GBaud
	1x Ethernet，10/100/1000M
	1x EMIF16
	1x uPP，双通道，共32bit
	1x HyperLink，最高通信速率40GBaud，KeyStone处理器间互连的理想接口
	2x McBSP
	2x UART
	1x I2C
	1x SPI
	2x TIMER
	32x GPIO
	1x JTAG
	1x BOOTMODE，13bit

备注：广州创龙TMS320C6655、TMS320C6657核心板在硬件上pin to pin兼容。

软件参数

表 2

4.开发资料

部分开发例程详见附录A，开发例程主要包括：

5.电气特性

核心板工作环境

表 3

核心板功耗

表 4

典型值电压	典型值电流	典型值功耗
8.95V	418.8mA	3.75W

备注：功耗测试基于广州创龙TL6657-EasyEVM开发板进行。

6.机械尺寸图

表 5

图 4 核心板机械尺寸图