最近的一些想法和计划

继昨天开通博客之后，就一直在考虑梳理一下头绪，我容易头脑发热，对很多东西都抱有激情，但往往不能坚持太久。所以做一个列表计划，来提醒自己。

• FPGA、ASIC设计开发类
  • 温习数字电路
  • Verilog HDL
  • 信号处理
  • 系统架构（RISC-V）
  • Chisel
  • ...
• 数字验证类
  • TestBench
  • SystemVerilog
  • UVM
• 嵌入式
• 开发环境
• ..

关于Chisel，是今天刚看到的一个概念，由伯克利提出的一种新的HDL语音，类似于高级编程语言的函数式语言，能够编译生成Verilog代码，高度的复用性，似乎是一种趋势。目前除了Chisel还有另一种类似的语言叫SpinalHDL。

一些链接

1.Chisel官网： https://www.chisel-lang.org/

2. SpinalHDL GitHub首页 https://github.com/SpinalHDL