（14）Vivado开发流程（FPGA不积跬步101）

一句话的事：你浪费了多少时间，你就有多少时间；没有人能了解你，只有你自己。

1 Vivado 开发流程

1）建立工程

a、打开vivado Vivado 2019.1。

b、Create Project--->Create a New Vivado Project（Next）--->Project name:book5_top，Project location:E:/fpga_sim/book5_top，勾选Create Project subdirectory，Next。

c、Project Type，选择RTL Project，勾选Do not specify sources at this time，Next。

d、Default，xc7z014sclg484-2，Next，New Project Summary，finish。

2）逻辑设计

a、Add Sources--->勾选Add or create design sources--->Next--->Create File--->File type:verilog，File name:book5_counter，OK，Finish，Ok，Yes。

b、打开book5_counter.v，添加代码，保存。

3）逻辑综合

a、设置顶层，