1. 概述
- CMOS逻辑门电路是在TTL器件之后,出现的应用比较广泛的数字逻辑器件,在功耗、抗干扰、带负载能力上优于TTl逻辑门,所以超大规模器件几乎都采用CMOS门电路,如存储器ROM、可编程逻辑器件PLD等
- 国产的CMOS器件有CC4000(国际CD4000/MC4000)、高速54HC/74HC系列(国际MC54HC/74HC),此外还有兼容型的74HCT和74BCT系列(BiCMOS)
2. MOS管的开关特性
有关MOS管与三级管,请参看我的另外一篇博客
- 增强型NMOS管:
- 当
vGS<VGS(TH),管子截止,
iD=0,
ROFF>109Ω
- 当
vGS>VGS(TH),管子导通,
iD∝VGS2,
RON<103Ω
- 增强型PMOS:
- 当
vGS>VGS(TH),管子截止,
iD=0
- 当
vGS<VGS(TH),管子导通,
iD∝VGS2
- 耗尽型NMOS
- 当
vGS<VGS(OFF)(VGS(OFF)<0),管子截止,
iD=0
- 当
vGS>VGS(OFF),管子导通
备注:因为h耗尽型
vGS=0时电流
iD=0,
- 耗尽型PMOS
- 当
vGS>VGS(OFF)(VGS(OFF)>0),管子截止,
iD=0
- 当
vGS<VGS(OFF),管子导通
3. COMS反相器
COMS反相器单路结构是CMOS电路的基本结构形式,是构成复杂CMOS逻辑电路的基本模块智一。
3.1 电路结构
如下图所示:T1为增强型PMOS管,T2为增强型NMO管,它们构成互补对称电路
结构示意图
电路图
3.2 工作原理
- 它们的开启电压分别为
VGS(th)P、VGS(th)N ,
且
∣VGS(th)P∣=VGS(th)N ,并设
VDD>∣VGS(th)P∣+VGS(th)N,
VIL=0,VIH=VDD
- 当
vI=VIL=0为低电平时,
T1管导通(
∣VGSP∣>∣VGS(th)P∣,
T2管截止(
VGSN<VGS(th)N),
此时输出高电平
VOH=Roff+RonRoff∗VDD≈VDD,(Roff≫Ron)
[明确导通截止后,按两个电阻串联来看]
- 当
vI=VIH=VDD为高电平时,
T1管截止(
∣VGSP∣<∣VGS(th)P∣,
T2管导通(
VGSN>VGS(th)N),
此时输出低电平
VOL=Roff+RonRon∗VDD≈0,(Roff≫Ron)
备注:(IL :input_low,IH: input_high,OL:output_low…)
3.3 特点
- 无论
vI是高电平还是低电平,T1和T2管总处于是一个导通一个截止的工作状态,称为互补,这种电路结构CMOS电路(Complementary Metal Oxide Semiconductor)
- 由于静态下无论输入
vI为低电平还是高电平, T1 和T2 总是有一个截止的,其截止电阻很高,故流过T1 和T2 的静态电流很小,故其静态功耗很小。这是CMOS电路的一大突出优点。
3.4 电压电流特性
3.4.1 电压传输特性
- AB段与CD段如上面所讲,电压的输入与输出相反
- BC段,
vi>VGS(TH)N,∣VDD−vi∣>∣VGS(TH)P∣,
整理,
VGS(TH)N<vi<VDD−∣VGS(TH)P∣,
T1 ,T2 同时导通,如果
vi=21VDD,vo=21VDD
3.4.2 电流传输特性
- AB,CD段的露出电流都非常小,毕竟原来的电流就很小
- BC:因为T1与T2都导通了,电阻相对较小,特别是
vi=21VDD,vo=21VDD时,漏出电流最大。
使用时,输入电压不应长时间工作在这段,以防止由于功耗过大而电路损坏。
3.5 输入噪声容限
从CMOS反相器的电压传输特性克制,在输入电压
vi偏离正常的高低电平时,输出电压并不会马上改变,允许输入电压有一定的变化范围
- 输入端噪声容限:是指在保证输出高、低电平基本不变(不超过规定范围)时,允许输入信号高、低电平的波动范围
- 计算方法: 输入噪声容限分为输入高电平噪声容限
VNH 和输入低电平噪声容限
VNL 。下图给出计算输入噪声容限的方法:
VNH=VOH(min)−VIH(min)
VNL=VOL(max)−VIL(max)
- 输入噪声容限与电源电压
VDD有关,当
VDD增加时,电压传输特性右移——可以通过提高
VDD提高噪声容限
3.6 CMOS反相器的静态特性
3.6.1 输入特性
- 输入特性:从CMOS反相器输入端看其输入电压与电流的关系
- 由于MOS管的栅极和衬底之间存在SiO 2 为介质的输入电容,而绝缘介质又很薄,非常容易被击穿,所以对CMOS电路,必须采取保护措施
- CMOS反相器的常用两种保护电路:
- CMOS反相器保护电路:图(a)为74HC系列的输入保护电路。图(b)是4000系列的输入保护电路[
其实我也不知道这两个系列是什么 ]
以图(a)为例子,
D1 和
D2都是双极型二极管 ,正向导通压降为
VDF=0.5V~0.7V,反向击穿电压约为
30V,
D2 为分布式二极管, 可以通过较大的电流,
RS 的值一般在
1.5 2.5KΩ之间。
C1 和
C2 为
T1 和
T2 的栅极等效电容(等效电容是一种等效,不是真实存在)
a. 当
vi>VDD+VDF时,二极管
D1导通,将
vG的电压钳制在
VDD+VDF,这样就能保证
C2(下面的等效电容)的电压不超过
VDD+VDF
b. 当
vi<−VDF时,二极管
D2导通,
vG的电压钳制在
−VDF,将保证
C1(上面的等效电容)上的电压不超过
VDD+VDF
- 电流曲线
因为保护电路的存在,在
−VDF<vi<VDD+VDF时,
Ii≈0,当
vi$超过范围时(二极管导通),电流迅速增大,绝对值由电压和电路内阻决定
3.6.2 输出特性
输出特性为从反相器输出端看输出电压和输出电流的关系,包括输出为低电平输出特性和输出为高电平输出特性
低电平输出特性
- 在输入为高电平,即
vI=VIH=VDD 时,此时
T1 截止(看成一个定值电阻
RL),
T2导通,此时输出为低电平。
- 如下图所示,电流从负载注入
T2 ,输出电压
VOL 随电流增加而提高。[此时,
VOL就是
vDS2,
IOL就是
iD2]。
所以输出特性曲线实际上就是T2的漏极特性曲线,从曲线上可以看到,由于T2的导通内阻与
vGS2的大小有关,
vGS2越大,内阻越小,同样的
IOL值下,
VDD越大,
vGS2越小,
VOL也越低
高电平输出特性
- 在输入为低电平,即
vI=VIL=0 时,此时
T2导通,
T2 截止(看成一个定值电阻
RL),此时输出为高电平。
- 如下图所示,电流从T1管流出到负载【电流方向和图中所假设方向相反】,输出电压
VOH=VDD−IOHRON1(
RON1为T1的导通电阻)
- 随着负载电流的增加(注意,因为方向相反,所以为负值,实际上电流的绝对值减小),T1的导通压降加大,
VOH下降。
- 又因为MOS管的内阻与
vGS有关,同样的
IOH下,
VDD越高,则T1导通的
vGS越负,导通内阻越小,
VOH也下降的越少(相对于
VDD)。
3.7 CMOS反相器的动态特性
3.7.1 传输延迟时间
由于MOS管的寄生电容和负载电容的存在,使得输出电压的变化滞后输入电压的变化,将输出电压变化迟后输入电压变化的时间成为传输延迟时间
-
tPHL:输出由高电平跳变为低电平时的传输延迟时间
-
tPLH:输出由低电平跳变为高电平时的传输延迟时间
-
tpd:平均传输延迟时间,
tpd=
(tPHL+tPLH)/2
COMS电路
tPHL=tPLH
3.7.2 交流噪声容限
- 交流噪声容限是在窄脉冲作用下,输入电压允许变化的范围,下图是输入为不同宽度窄脉冲时CMOS反相器的交流噪声容限曲线。
即
VNA=f(tw),它反映CMOS反相器的动态抗干扰能力。其中
tw 是脉冲宽度,
tw越大,容限越小
- 由于电路中存在着开关时间和分布电容的充放电过程,因而门电路输出状态的改变,直接与输入脉冲信号的幅度和宽度有关:
当输入脉冲信号的宽度接近于门电路传输延迟时间的情况下,则需要较大的输入脉冲幅度才能使电路的输出发生变化。也就是说门电路对窄脉冲的噪声容限要高于直流噪声容限[直流相当于
tw无限大]
3.7.3 动态功耗
当CMOS反相器从一种稳定工作状态突然转变到另一种稳定状态过程,将产生附加的功耗,称为动态功耗。
它包括
- 对负载电容充放电的功耗
PC=CLFVDD2
(其中
CL是负载电容,
f是输入信号的频率,
VDD 是漏极电源电压)
- 在
VGS(th)N<VI<VDD−∣VGS(th)P∣情况下两个管子同时导通时的功耗
PT=VDDITAV=CPDFVDD2
(
CPD是功耗电容,厂家给出
- 总功耗等于静态功耗和动态功耗之和,即
PTOT=PD+PS=PS+PC+PT 。
其中静态功耗P S 由于稳定时无论输入是高还是低电平,总有一个管子截止,故静态功耗很小,
故在计算总功耗时,一般只计算动态功耗
4. 其他逻辑功能的CMOS电路
CMOS反相器就相当于一个非门,输出与输入相反
4.1 CMOS与非门——上并下串
如图所示,
T1 、
T3 为两个并联的PMOS,
T2 、
T4 为两个串联的NMOS
-
A,B有一个为“0”时,
T2,T4至少有一个截止,
T1,T3至少有一个导通,此时
Y=1
-
A,B同时为“1”时,
T2,T4同时导通,
T1,T3同时截至,此时
Y=0
所以:
Y=(AB)′
4.2 CMOS或非门——上串下并
如图所示,
T1、T3 为两个串联的PMOS,
T2、T4 为两个
并联的NMOS
-
A、B有一个为“1”时,
T2、T4 至少有一个导通,
T1、T3至少有一个截止,故输出为低电平,
Y=0
-
A、B同时为“0”时,
T2、T4同时截止,
T1、T3 同时导通,故输出为高电平,
Y=1
所以:
Y=(A+B)′
4.3 带缓冲级的CMOS门电路
4.3.1 上述电路存在的问题
以与非门为例
- 输出电阻受输入状态的影响
- 输出的高低电平受输入端数目的影响:
输入端数目愈多,输出为低电平时串联的导通电阻越多,低电平
VOL 越高;输出为高电平时,并联电阻也多,输出高电平
VOH也提高
- 输入状态不同对电压传输特性有影响:
- 使
T2、T4 达到开启电压时,输入电压
vI不同
4.3.2 改进的电路
电路结构:反相器+或非门+反相器
带缓冲级的CMOS门电路其输出电阻、输出高低电平均不受输入端状态的影响,电压传输特性更陡
后记:精力有限,先整理到这里,硬件知识还需要再补充,基本的CMOS门电路能看懂了,缓冲之类的还需要再加把劲