一、处理器系统
对于一个 ZYNQ 芯片，其基础的处理系统为双核 ARM Cortex-A9 处理器（硬核），另外还可以使用“软”处理器：MicroBlaze，其等价于一个IP核，调用该IP会占用 PL 部分的资源。
软处理器相对于 ARM 硬核的明显优势为：软核数量和内部资源是可以灵活配置的；缺点为：计算性能较低。我们在使用ZYNQ的处理器系统时，不仅可以使用 ARM，也可以调用一个或者多个 MicroBlaze 软处理器配合ARM工作，从而提升系统整体性能。
二、应用处理单元（Application Processing Unit, APU）
ZYNQ 的处理器系统不仅仅是 ARM 处理器，也包含相关的处理资源，共同形成 APU ，另外还有扩展外设接口、cache存储器、存储器接口、互联接口以及时钟发生电路等，共同组成了 PS 部分。
APU的组成为：双 ARM 核、NEONTM媒体处理引擎、浮点单元、内存管理单元以及 cache 存储器。大概就是下面框图这样子：
其中，NEON 引擎是主 ARM 处理器附加功能，可以实现媒体和 DSP 类算法的加速。
浮点单元（FPU）实现了IEEE 754标准兼容的浮点运算硬件加速，支持单精度和双精度格式。具体参考：
ARM, “Cortex-A9 Floating-Point Unit Technical Reference Manual”, r3p0 版 , July 2011.
http://infocenter.arm.com/help/topic/com.arm.doc.ddi0408g/DDI0408G_cortex_a9_fpu_r3p0_trm.pdf
三、PL部分
-
可配置逻辑块 (CLB) — CLB 是逻辑单元的小规模、普通编组，在 PL 中排列为 一个二维阵列，通过可编程互联连接到其他类似的资源。每个 CLB 里包含两个逻辑片，并且紧邻一个开关矩阵。
-
片 （Slice） — CLB 里的一个子单元，里面有实现组合和时序逻辑电路的资 源。Zynq 的片是由 4 个查找表、8 个触发器和其他一些逻辑所组成的。
-
查找表 （Lookup Table，LUT） — 一个灵活的资源，可以实现 （一）至多 6 个输入的逻辑函数； （二）一小片只读存储器 （ROM）； （三）一小片随机 访问存储器 （RAM）；或 （四）一个移位寄存器。LUT 可以按需组合起来形成 更大的逻辑函数、存储器或移位寄存器。
-
触发器（Flip-flop，FF） — 一个实现 1 位寄存的时序电路，带有复位功能。 FF 的一种用处是实现锁存。
-
开关矩阵 （Switch Matrix） — 每个 CLB 旁都有一个开关矩阵，实现灵活的 布线功能来（一）连接 CLB 内的单元；或（二）把一个 CLB 与 PL 内的其他资 源连接起来。
-
进位逻辑 （Carry Logic） — 算术电路需要在相邻的片之间传递信号，这就 是通过进位逻辑来实现的。进位逻辑把布线和复用器组成链条来连接一个垂直列上的片。
-
输入 / 输出块 （Input/Output Blocks，IOB） — IOB 实现了 PL 逻辑资源之 间的对接，并且提供物理设备 “ 焊盘 ” 来连接外部电路。每个 IOB 可以处理 一位的输入或输出信号。IOB 通常位于芯片的周边。
四、PL部分特殊资源
DSP48E1 和块 RAM：
Zynq-7000 里的块 RAM 和 Xilinx 7 系列 FPGA 里的那些块 RAM 是等同的，它们可以实现 RAM、ROM 和先入先出 （First In First Out，FIFO）缓冲器；
每个块 RAM 可以存储最多 36KB 的信息，并且可以被配置为一个 36KB 的 RAM 或 两个独立的 18KB RAM。默认的字宽是 18 位，这样的配置下每个 RAM 含有 2048 个存 储单元。RAM 还可以被 “ 重塑 ” 来包含更多更小的单元（比如 4096 个单元 x9 位， 或 8192x4 位），或是另外做成更少更长的单元（如 1024 单元 x36 位，512x72 位）。 把两个或多个块 RAM 组合起来可以形成更大的存储容量；
逻辑部分里的 LUT 可以用来实现任意长度的算术运算，但是最合适的是做短字 长的算术运算（长字长的算术电路会在逻辑片中占据较大的空间，这样的布局和布 线因素会使得时钟频率是次优的）。DSP48E1是专门用于实现对长字长信号的高速算 术运算的逻辑片。这些都是专用的硅片资源，并且在逻辑单元内主要包含了预加法 器 / 减法器、乘法器和后加法器 / 减法器。
