第一章、基本的なコンピュータのハードウェア
進数の間の1の変換
試験方法[分析]
この試験方法は、10進数、8進数と16進数の間の変換進数の基本的なテストサイトであります
ポイント[分析]
通常、符号なし2進システムの変換番号の間
三桁の2進数8進数に変換することができ、4進数、16進数に変換することができます。
で表される進英語10-15 A、B、C、D、E、Fの数値（又は-F）
2.元のコード、アンチコードの補数
試験方法[分析]
この試験方法は、基本的なテストサイトである：図1は、抗否定オリジナルコード要求コード所与の元のコードまたはコードを与えます。【0002】（通常補体）尋ねると行にある、元の抗補体コードが与えられます。3.元の抗補の範囲はどのようなものです。元の抗補体の4 Q.表現。
ポイント[分析]
元の抗補体の数は符号なし2進ビットビットで、最上位ビットは符号ビットで、0は負のための1、正のためのものです。残りのビットはデータビットであります
ポジティブで、元のコードシンボル= =トランス補数
負では、逆コードを元のコードに基づいて、符号ビットを変更、あなたの残りの部分が得られ、ビット単位。抗補演算コードが付加しました。
元のコードと逆符号化の問題、すなわち、0 +0と-0が表現された2つを、存在します。この問題を解決する補完、+0を使用表すため-0 -128を元のコードと抗コードと同時に、0を表すので、値の範囲は、元のコードの数よりも1つ多くを補完し、反転。
3.論理演算
試験方法[分析]
この試験方法は、試験センターはこれと等価であり、基本的な論理演算式は、式が決定されるオプションを与えられています
ポイント[分析]
2つの試験部位は、この試験部位を伴う操作、論理算術演算に関する。2つのイベントが、イベント1が真であるによって表されるイベントがあると仮定し、イベントは0偽で表され、
または操作、記号+、$ \ V字形$。2つのイベントが同時に発生した場合に限り、イベントが真である（1）、結果が真である（1）
そして、操作、$、$ \ CDOT $、$ \ウェッジ$ $ \倍のシンボル。2つのイベントが同時に発生した場合、2つのイベントが真でなければならない（1）、結果が真である（1）、そうでなければ結果は偽（0）
非動作。コンピュータでは、これは2個の数字0と1を識別することができ、0以外の非算術演算は、0 1,1であります
XORシンボル$ \のoplusの$。イベントAとBの値が異なる場合、結果は1です。イベントAとBの値が同じである場合、結果は0です。（単純なメモリは、0と同じであり、1と異なっています）
前記中央プロセッサ
試験方法[分析]
本方法は、試験オペレータと制御部材、及び各メンバーの役割を区別することができる基本的なテストサイト
ポイント[分析]
その結果、集合的に密接にオペレータと制御論理回路構成と、中央処理装置（CPU）以来
オペレータであって
-
- ALU：算術論理演算を行います
- 積算レジスタ：データを一時的に記憶し、演算の中間結果
- データバッファ：一時的にメモリからフェッチされた命令やデータを格納し、命令またはデータメモリを保存したい場合は、それらはまた、一時的にデータバッファレジスタに格納されています
- 条件ステータスレジスタ：コンディションコード算術命令の内容を保存し、論理命令または試験結果が得られ。そのようなキャリー、オーバーフロー、割り込み、ゼロ、負、および他の徴候として
コントローラが含まれています：
-
- プログラムカウンタは：命令を実行するには、最初の必要性は、命令メモリから取り出されます。これは、プログラム・カウンタ命令のアドレスに格納されています。各命令を取得すると、メモリアドレスプラス
- 命令レジスタ：プログラムカウンタによって得られた命令アドレスは、命令レジスタにメモリから現在実行中の命令を格納する命令レジスタに命令をフェッチします
- 命令デコーダ：命令が実行されるためには、命令のオペコードを分析する必要があります。この作品は、命令デコーダによって行われます
- タイミングの意味：全体の動作を制御します
5.アドレッシング
試験方法[分析]
この試験方法は、実質的記述からテストセンターであるアドレッシングモードを使用するかを決定することができます
ポイント[分析]
命令は、オペレーションコードとアドレスコードを含みます。分析コマンドの後にCPU、データは、オペレーションコードアドレスによって除去される必要があります
即時のアドレッシング：オペランドアドレスコード
ダイレクトアドレッシング：オペランドのアドレスコード格納されたアドレスは、アドレスによって、メインメモリから削除されます
間接アドレッシング：アドレスコード格納されたアドレスを、メイン・メモリ・アドレスによって、メインメモリ内のオペランドを検索するためのアドレスを介してメインメモリから別のアドレスを見つけること
アドレッシングレジスタ：アドレスのアドレスコードが格納されている、ことにより、オペランドアドレスレジスタから削除されます
レジスタ間接アドレッシング：アドレスを格納したアドレスコードを、レジスタからのアドレスは、アドレスレジスタを介してメインメモリ内のオペランドを見つけるために、アドレスを介して別のものを見つけるために
6.パイプライン
試験方法[分析]
この試験方法は、基本的なテストパイプライン、2コンセプト・テスト・パイプライン技術、パイプラインサイクルの特にコンセプト1.テストセンターの計算であります
ポイント[分析]
実行時間パイプライン（T1 + T2 + T3）+（N-1）T
上記式Tには、パイプライン・サイクルを表します。これは、実行パイプラインの最長期間を指し、
7.マルチレベルストレージ構造
試験方法[分析]
この試験方法は、基本的には、記憶装置と使用シナリオのすべてのレベルの概念をテストするためのテストセンターであります
ポイント[分析]
キャッシュ：メインメモリとCPU間の対立を緩和するために実現率、CPUは、メインメモリのメインメモリの内容への頻繁なアクセスを必要とします
SRAM、SRAM、リフレッシュ回路は、キャッシュ（キャッシュ）として使用されるデータを保存することができるようにする必要はありません。
DRAM、ダイナミック・ランダム・アクセス・メモリ、常にデータ、またはデータを保存するために回路をリフレッシュする必要が失われますが、メインメモリとして使用されています
ROM、読み出し専用メモリ、不揮発性データ
記憶メモリ8。
試験方法[分析]
この試験方法は、記憶装置に対応する記憶装置が使用された試験センターの基本的な試験であります
ポイント[分析]
順次記憶：読み出し動作と書き込み、シーケンシャルデータメモリ読み取りおよび書き込みに時間に応じてテープを用いて、読み出しの順序で実行されなければなりません
直接記憶：ハードディスク、CD-ROM、領域に直接与えられたデータの格納場所に応じて、データ、アドレス、の位置を読み書き
ランダム・アクセス・メモリ：メモリ使用量に関係なく、メモリセルの物理的位置が、アドレスのランダム蓄積時間を指します。
連想メモリ：キャッシュの使用は、内容に応じていずれかのメモリアドレス記憶アイテムとして格納されています
9.メインメモリ容量が計算されます
試験方法[分析]
この試験方法は、計算問題に属する、実質的に試験センターメモリテストの容量であります
ポイント[分析]
ランダム記憶メモリを使用してメインメモリは、各メモリセルをアドレス指定するために必要
進数で、すなわちアドレッシングいわゆるは、メモリセルが表されています。
記憶部は、家に類似している、家は家はまた、数（つまり、記憶部の容量）を有し、（アドレス指定される）ハウスナンバーを持つ人の数を収容することができます。
アドレッシングバイト、メモリセル容量を示すことは、バイト単位で8ビットのバイトを測定します。ワードによってアドレス指定、メモリセル容量はワード単位で表され、ワードはバイトの倍数（方法タイトルの説明を参照）です。
各メモリセルは、メインメモリの全合成容量です。