1, STM32F103ZET6 clock description
FIG STM32F103ZET6 clock tree as follows:
There are many STM32F103ZET6 clock sources, respectively:
HSE: high-speed external clock signal.
HSI: speed internal clock signal portion.
LSI: speed internal clock signal.
LSE: low-speed external clock signal.
HSI and LSI-chip clock source is, their frequency is a fixed size, HSI is 8MHZ, LSI is about 40KHZ.
Clock tree sequence number 1 is a high speed external clock signal the HSE :
HSE is provided by OSC_OUT and OSC_IN feet from the active or passive crystal oscillator can see from the picture, ranging from 4MHZ HSE frequency to 16MHZ. When using an active crystal clock OSC_IN pin from entering, the OSC_OUT pin is left floating; When using passive crystal, and the OSC_OUT OSC_IN clock from entering, and to the resonant capacitor with. HSE is the most commonly used passive crystal 8MHZ of.
The serial clock tree D is the external low speed clock LSE:
LSE is provided by OSC32_OUT and OSC32_IN feet from the active or passive crystal oscillator. LSE is generally used passive crystal 32.768KHZ of.
The clock tree is the number 2 to select a clock source PLL (clock after the frequency) of:
As can be seen from the figure, the PLL clock source may be a HSE or HSI / 2, by PLLSRC (CFGR Bit16 register) to select which clock source. HSI 8MHZ internal high speed clock signal, the HSI will have a frequency drift of the temperature according to the situation and the environment, is generally not the PLL as a clock source. HSE clock source is generally used as the PLL.
Clock tree No. 3 is the multiplying factor of the PLL is provided:
可以对PLL的时钟来源进行倍频,然后得到PLLCLK时钟源。倍频因子可以通过时钟配置寄存器CFGR的bit21~bit18:PLLMUL[3:0]来配置,分别可配置成2、3、4、5、6、7、8、9、10、11、12、13、14、15、16倍频。举个例子来说,如果选择HSE作为PLL的时钟源,而且HSE=8MHZ,且将PLL的倍频因子设置为9倍频,那么PLLCLK=9*8MHZ = 72MZH。需要注意的是PLLCLK的频率不要超过72MHZ,想跑超频也可以,最大可以跑到128MHZ,不过一旦出问题ST是不负责的。
时钟树中的序号4是系统时钟SYSCLK时钟源的选择:
从图中可以看出,系统时钟SYSCLK的来源可以选择为HSI、PLLCLK、HSE。可以通过时钟配置寄存器CFGR的bit1~bit0:SW[1:0]来选择系统时钟SYSCLK的来源,一般选用PLLCLK,将系统时钟SYSCLK设置为72MHZ。
在SMT32刚上电的时候,由于还没有配置过时钟,所以用的是系统内部8MHZ的HSI时钟,也就是说上电的时候系统时钟SYSCLK的频率为8MHZ。
时钟树中的序号5是AHB总线时钟HCLK:
从图中可以看出AHB总线时钟HCLK是系统时钟SYSCLK经过AHB预分频器分频之后得到的时钟。时钟配置寄存器CFGR的bit7~bit4:HPRE[3:0]可以设置AHB总线时钟HCLK的分频系数,分频系数可以设置为:1、2、4、8、16、64、128、256、512等。一般分频系数设置为1,即HCLK = SYSCLK。
时钟树中的序号B是CortexM3的系统滴答时钟SYSTICK:
从图中可以看出系统滴答时钟SYSTICK的来源是AHB总线时钟HCLK经过8分频之后的时钟。AHB总线时钟HCK一般是不分频的,所以系统滴答时钟SYSTICK的频率就等于SYSCLK/8,如果SYSCLK为72MHZ,那么系统滴答时钟SYSTICK的频率就是9MHZ。
时钟树中的序号6是APB1总线时钟PCLK1:
这是APB1总线上外设的时钟。从图中可以看出,APB1总线时钟PCLK1的最大频率为36MHZ,所以挂载在APB1总线时钟PCLK1上的外设,最大时钟都是36MHZ,除了APB1总线时钟PCLK1上的定时器除外。
从图中可以看出,如果APB1总线时钟PCLK1的分频系数为1(即不分频),那么挂载在APB1总线上的定时器的频率就是APB1总线时钟PCLK1的频率;如果APB1总线时钟PCLK1的分频系数不为1(即分频),那么挂载在APB1总线上的定时器的频率就是APB1总线时钟PCLK1的频率的2倍。
一般将APB1总线时钟PCLK1的时钟配置为36MHZ,如果AHB总线时钟HCLK设置为72MHZ,那么APB1总线时钟PCLK1的分频系数就设置为1。
时钟树中的序号7是APB2总线时钟PCLK2:
这是APB2总线上外设的时钟。从图中可以看出,APB2总线时钟PCLK2的最大频率为72MHZ,所以挂载在APB2总线时钟PCLK2上的外设,最大时钟都是72MHZ,除了APB2总线时钟PCLK2上的定时器除外。
从图中可以看出,如果APB2总线时钟PCLK2的分频系数为1(即不分频),那么挂载在APB2总线上的定时器的频率就是APB2总线时钟PCLK2的频率;如果APB2总线时钟PCLK2的分频系数不为1(即分频),那么挂载在APB2总线上的定时器的频率就是APB2总线时钟PCLK2的频率的2倍。
APB2总线时钟PCLK2可以通过预分频器设置,一般默认设置为1,即不分频。
时钟树中的序号C是ADC的时钟:
从图中可以看出,ADC的时钟源是由APB2总线时钟PCLK2经过分频后得到的。
时钟树中的序号E是主时钟输出信号:
从图中可以看出MCO的脚位可以输出主时钟的信号,MCO可以输出PLLCLK/2、HSI、HSE、SYSCLK等信号。
一般将STM32F103ZET6的时钟配置如下:
HSE = 8MHZ。
PLLCLK = HSE * 9 = 72MHZ。
SYSCLK = PLLCLK = 72MHZ。
AHB总线时钟HCLK = SYSCLK/1 = 72MHZ。
APB1总线时钟PCLK1 = AHB总线时钟HCLK/2 = 36MHZ。
APB2总线时钟PCLK2 = AHB总线时钟HCLK/1 = 72MHZ。
2、HAL库版本配置时钟
HAL库是通过HAL_RCC_OscConfig和HAL_RCC_ClockConfig这两个函数对STM32F103ZET6的时钟进行配置。函数如下:
void SystemClock_Config(void)
{
RCC_OscInitTypeDef RCC_OscInitStruct;
RCC_ClkInitTypeDef RCC_ClkInitStruct;
RCC_OscInitStruct.OscillatorType = RCC_OSCILLATORTYPE_HSE;
RCC_OscInitStruct.HSEState = RCC_HSE_ON;
RCC_OscInitStruct.HSEPredivValue = RCC_HSE_PREDIV_DIV1;
RCC_OscInitStruct.HSIState = RCC_HSI_ON;
RCC_OscInitStruct.PLL.PLLState = RCC_PLL_ON;
RCC_OscInitStruct.PLL.PLLSource = RCC_PLLSOURCE_HSE;
RCC_OscInitStruct.PLL.PLLMUL = RCC_PLL_MUL9;
if (HAL_RCC_OscConfig(&RCC_OscInitStruct)!= HAL_OK)
{
while(1);
}
RCC_ClkInitStruct.ClockType = RCC_CLOCKTYPE_HCLK|RCC_CLOCKTYPE_SYSCLK|RCC_CLOCKTYPE_PCLK1|RCC_CLOCKTYPE_PCLK2;
RCC_ClkInitStruct.SYSCLKSource = RCC_SYSCLKSOURCE_PLLCLK;
RCC_ClkInitStruct.AHBCLKDivider = RCC_SYSCLK_DIV1;
RCC_ClkInitStruct.APB1CLKDivider = RCC_HCLK_DIV2;
RCC_ClkInitStruct.APB2CLKDivider = RCC_HCLK_DIV1;
if (HAL_RCC_ClockConfig(&RCC_ClkInitStruct, FLASH_LATENCY_2)!= HAL_OK)
{
while(1);
}
}
HAL_RCC_OscConfig函数的作用是选择时钟源,设置PLLCLK的时钟频率。
HAL_RCC_ClockConfig函数的作用是配置系统时钟SYSCLK、AHB总线时钟HCLK、APB1总线时钟PCLK1、APB2总线时钟PCLK2的频率。
HAL_RCC_OscConfig函数参数说明:
RCC_OscInitStruct.OscillatorType = RCC_OSCILLATORTYPE_HSE是选择外部高速时钟HSE。
RCC_OscInitStruct.HSEState = RCC_HSE_ON是使能外部高速时钟HSE。
RCC_OscInitStruct.HSEPredivValue = RCC_HSE_PREDIV_DIV1是选择HSE时钟还是HSE/2时钟作为PLL的时钟输入。
RCC_OscInitStruct.PLL.PLLState = RCC_PLL_ON是使能PLL功能。
RCC_OscInitStruct.PLL.PLLSource = RCC_PLLSOURCE_HSE是通过PLLSRC(CFGR寄存器的bit16)选择HSE作为PLL的输入时钟。
RCC_OscInitStruct.PLL.PLLMUL = RCC_PLL_MUL9是设置PLL的倍频系数。
HAL_RCC_ClockConfig函数参数说明:
RCC_ClkInitStruct.ClockType = RCC_CLOCKTYPE_HCLK|RCC_CLOCKTYPE_SYSCLK|RCC_CLOCKTYPE_PCLK1|RCC_CLOCKTYPE_PCLK2是选择时钟类型。
RCC_ClkInitStruct.SYSCLKSource = RCC_SYSCLKSOURCE_PLLCLK是选择系统时钟SYSCLK的时钟源。
RCC_ClkInitStruct.AHBCLKDivider = RCC_SYSCLK_DIV1是设置AHB总线时钟HCLK的分频系数。
RCC_ClkInitStruct.APB1CLKDivider = RCC_HCLK_DIV2是设置APB1总线时钟PCLK1的分频系数。
RCC_ClkInitStruct.APB2CLKDivider = RCC_HCLK_DIV1是设置APB2总线时钟PCLK2的分频系数。
从上面的程序还可以才看出,如果HAL_RCC_OscConfig和HAL_RCC_ClockConfig这两个函数如果配置不成功,那么就会进入死循环,无法运行下去。
3、寄存器版本配置时钟
这里的配置时钟的函数是摘录了正点原子的时钟配置函数来进行说明,函数如下:
//系统时钟初始化函数 //pll:选择的倍频数,从 2 开始,最大值为 16 void Stm32_Clock_Init(u8 PLL) { unsigned char temp=0; MYRCC_DeInit(); //复位并配置向量表 RCC->CR|=0x00010000; //外部高速时钟使能 HSEON while(!(RCC->CR>>17));//等待外部时钟就绪 RCC->CFGR=0X00000400; //APB1=DIV2;APB2=DIV1;AHB=DIV1; PLL-=2;//抵消 2 个单位 RCC->CFGR|=PLL<<18; //设置 PLL 值 2~16 RCC->CFGR|=1<<16; //PLLSRC ON FLASH->ACR|=0x32; //FLASH 2 个延时周期 RCC->CR|=0x01000000; //PLLON while(!(RCC->CR>>25));//等待 PLL 锁定 RCC->CFGR|=0x00000002;//PLL 作为系统时钟 while(temp!=0x02) //等待 PLL 作为系统时钟设置成功 { temp=RCC->CFGR>>2; temp&=0x03; } }
在Stm32_Clock_Init函数中,设置了APB1总线时钟PCLK1为2分频,APB2总线时钟PCLK2为1分频,AHB总线时钟HCLK为1分频,同时选择PLLCLK作为系统时钟SYSCLK。Stm32_Clock_Init函数只有一个PLL的参数,是用设置PLL的倍频系数的。比如当HSE = 8MHZ,PLL的倍频系数设置为9,那么STM32将运行在72MHZ的速度下。
MYRCC_DeInit函数实现外设的复位,并关断所有中断,同时调用向量表配置函数MY_NVIC_SetVectorTable,配置中断向量表。
//把所有时钟寄存器复位 void MYRCC_DeInit(void) { RCC->APB1RSTR = 0x00000000;//复位结束 RCC->APB2RSTR = 0x00000000; RCC->AHBENR = 0x00000014; //睡眠模式闪存和 SRAM 时钟使能.其他关闭. RCC->APB2ENR = 0x00000000; //外设时钟关闭. RCC->APB1ENR = 0x00000000; RCC->CR |= 0x00000001; //使能内部高速时钟 HSION RCC->CFGR &= 0xF8FF0000; //复位 SW[1:0],HPRE[3:0],PPRE1[2:0],PPRE2[2:0],ADCPRE[1:0],MCO[2:0] RCC->CR &= 0xFEF6FFFF; //复位 HSEON,CSSON,PLLON RCC->CR &= 0xFFFBFFFF; //复位 HSEBYP RCC->CFGR &= 0xFF80FFFF;//复位 PLLSRC, PLLXTPRE, PLLMUL[3:0] and USBPRE RCC->CIR = 0x00000000; //关闭所有中断 //配置向量表 #ifdef VECT_TAB_RAM MY_NVIC_SetVectorTable(0x20000000, 0x0); #else MY_NVIC_SetVectorTable(0x08000000,0x0); #endif }
MY_NVIC_SetVectorTable函数是用来配置中断向量表基址和偏移量的,决定向量表在哪个区域。
//设置向量表偏移地址 //NVIC_VectTab:基址 //Offset:偏移量 void MY_NVIC_SetVectorTable(u32 NVIC_VectTab, u32 Offset) { SCB->VTOR = NVIC_VectTab|(Offset & (u32)0x1FFFFF80);//设置 NVIC 的向量表偏移寄存器 //用于标识向量表是在 CODE 区还是在 RAM 区 }
4、通过MCO口输出系统时钟SYSCLK
如果想验证时钟是否配置成功,可以通过MCO输出相应的时钟,通过示波器检验输出是否正确。
MCO可以输出PLLCLK/2、HSI、HSE、SYSCLK等信号。