systemverilog学习（5）procedural statement 与task &function

本节内容是sv里的剩余语法，task，function

一：procedural statement

1：新操作符

　　1）     i++，++i，i--，--i     同c语言，但易出现race现象。

　　2）     ==?,!=?    如：a==？b  ，x与z只能出现在右侧，即b的值有x或者z

　　3）    inside  用于值的范围

　　　　　　

2：强制转换

　　1）数据类型强制转换

　　　　通过赋值的方式，例如

　　　　longint a,y;

　　　　real r;

　　　　y=a+longint(r);

　　2)位宽强制转换

　　　　

　　在要处理的数据前面加上要扩展位宽值，如16‘

　　3）