版权声明:署名,允许他人基于本文进行创作,且必须基于与原先许可协议相同的许可协议分发本文 (Creative Commons)
第十章 系统时钟和定时器
10.1 S3C2440时钟体系和电源管理模块
时钟电源管理模块包含3部分:
- Clock控制
- USB控制
- POWER控制
时钟控制逻辑单元能产生S3C2440需要的时钟信号,包括:
- CPU使用的主频FCLK
- AHB总线设备使用的HCLK
- APB总线设备使用的PCLK
S3C2440内部有两个PLL(锁相环):
- 一个对应FCLK、HCLK、PCLK
- 另一个对应USB使用(48M)
对于电源控制逻辑单元S3C2440中的电源管理模块对应四种模式:
- NOMAL模式
- SLOW模式:使用外部时钟
- IDEL模式:CPU的FLCK时钟被断开
- SLEEP模式:断开了内部电源
10.2 PWM及定时器
S3C2440A有5个16位的定时器,定时器0、1、2、 3
有PWM。
10.3 实时时钟
10.4 看门狗定时器
注:此后将停止更新次书的学习笔记,转入另一套学习课程!
注:此后将停止更新次书的学习笔记,转入另一套学习课程!
注:此后将停止更新次书的学习笔记,转入另一套学习课程!