| 时钟发生器 晶振 频率合成器 |
CPU/USB/硬盘接口/PS2接口对时钟频率要求/带宽要求差异很大。 晶振可用于时钟，在射频上用作参考源；时钟发生器可以通过晶振产生，也可以通过RC振荡电路； 电路上每个芯片都需要外部时钟输入。有的设计是给每个芯片一个晶振作为时钟源；有的设计是用一个晶振作为时钟源，再由时钟发生器产生时钟信号给各个芯片（时钟振荡源只提供一种频率，主板厂商将散落在各处的振荡电路整合成一颗“频率合成器”芯片。）。 |
| 总线 | 计算机零件之间的通信； 总线由传输线、总线接口和总线控制器 传输线：除了传输数据、地址和控制信号的信息线外，还有电源线和接地线来连接到每个部件；按功能分为控制线，地址线和数据线； 接口：由三态门和缓冲寄存器组成。三态门可以决定当前总线与这个部件的联通状态，三态门的输出可以是1、0和高阻抗三个状态； 总线控制器：由于总线的共享性，所以需要一个总线控制器来控制总线的使用和分配， |
| 系统总线 | 主板有个连接所有零件的线，称为系统总线。系统总线频率=CPU外频=内存 |
| 第一层I/O总线 | |
| 第二层I/O总线 | |
| PCI-E总线 | 采用业界流行的点对点串行连接 PCI Express的接口根据总线位宽不同而有所差异，包括X1、X4、X8以及X16（X2模式将用于内部接口而非插槽模式）；X1:：一条通道。 PCI-E 3.0 X1 传输速率8GT/S，带宽1GB/S（GT/S描述物理层通信协议的速率） |
| 内存总线 | 处理器和内存的之间的连接.处理器里集成的内存控制器负责通过内存总线和内存模组通讯，例如寻址、读写等。目前内存总线所支持的内存模组有DDR2， DDR3, 将来还会支持DDR4。 |
| FSB总线 | FrontSideBus,前端总线。CPU连接北桥的总线。数据带宽=（总线频率×数据位宽）÷8 |
| QPI总线 | Quick Path Interconnect, 又名CSI，Common System Interface。串行式点对点连接。 CPU集成内存控制器，以NUMA模式自己控制自己的内存，而QPI负责CPU之间，CPU和IOH之间，这里的IOH指的是X58芯片组，负责PCIE。 到E5/E7，CPU同时集成内存控制器和PCIE控制器，北桥消失，QPI只负责CPU之间的通信，芯片组（前南桥）和CPU通信使用DMI总线。 |
| DMI总线 | CPU集成内存控制器及PCI-E控制器，直接和内存及显卡进行数据传输，DMI连接南桥整合了所有的I/O功能。 DMI采用点对点连接，DMI 3.0,带宽相当于PCI-E 3.0 x4 |
| USB总线 | 通用串行总线，USB3.0传输速率5Gbps 两个高速线对， |
| SPI总线 | Serial Peripheral Interface--串行外设接口。南桥与外设以串行方式通信。在Intel架构中放BIOS/UEFI固件的Flash可以通过SPI总线和南桥连接 |
| LPC总线 | LPC(Low Pin Count, 少引脚数)，连接Super I/O等接口 |
| PS/2接口 | |
| RS-232接口 | 串口 |
| LPT接口 | 并口，打印终端(line print terminal)接口 |
参考：
https://www.zhihu.com/question/57119180
http://www.365pcbuy.com/article-373.html
https://blog.csdn.net/fivedoumi/article/details/50209163