**
开启我的博客记录学习和总结
**
在过去的本科生活中，自己也曾完成过好多个相关的项目，例如利用单片机实现闭环温度控制系统，利用Verilog实现了多功能数字钟（含整点报时功能），参加过全国大学生集成电路设计大赛并获得了一等奖，主要的设计了基于磁共振的无线充电设备。可是回过头发现，自己做了很多项目，由于每次做完项目缺少一个总结和分享的过程，很悲催的发现自己好像什么都忘了，只记得项目的名称了。
好在自己成为了研究生，还有三年步入工作岗位，及时的发现了这个问题并可以弥补。经常对于自己过去的一个项目，当讨论到技术细节时候由于时间久远记不清楚了，有时候也会因为在网上找的开源等等略作修改出现成果而不去深究导致自己的研究深度不够。
自己研究生主要是学习FPGA神经网络模型加速方向，也是刚刚入门，在这里我会总结自己的学习过程，包括对verilog的学习，数字电路的回顾以及FPGA相关项目的开发和总结，对于自己的学习与项目进行复盘，对于踩过的坑和学到的知识进行梳理。
总之，做好项目总结，搭建知识框架。