makefile 基础学习

makefile基础

前言

目的：
基本掌握了 make 的用法，能在Linux系统上编程。
环境：
Linux系统，或者有一台Linux服务器，通过终端连接。一句话：有Linux编译环境。
准备：
准备三个文件：file1.c, file2.c, file2.h

       file1.c:
              #include <stdio.h>
              #include "file2.h"
              int main()
              {
                     printf("print file1$$$$$$$$$$$$$$$$$$$$$$$$\n");
                     File2Print();
                     return 0;
              }

       file2.h:

              #ifndef FILE2_H_
              #define    FILE2_H_

                      #ifdef __cplusplus

                            extern "C" {

                     #endif

                     void File2Print();

                     #ifdef __cplusplus

                            }

                     #endif

              #endif


       file2.c:
              #include "file2.h"
              void File2Print()
              {
                     printf("Print file2**********************\n");
              }

基础：

先来个例子：
有这么个Makefile文件。（文件和Makefile在同一目录）。

      helloworld:file1.o file2.o
             gcc file1.o file2.o -o helloworld

      file1.o:file1.c file2.h
             gcc -c file1.c -o file1.o

       file2.o:file2.c file2.h

             gcc -c file2.c -o file2.o


      clean:

             rm -rf *.o helloworld

一个 makefile 主要含有一系列的规则，如下：
A: B
(tab)
(tab)

每个命令行前都必须有tab符号。

上面的makefile文件目的就是要编译一个helloworld的可执行文件。让我们一句一句来解释：

helloworld : file1.o file2.o： helloworld依赖file1.o file2.o两个目标文件。

gcc File1.o File2.o -o helloworld：编译出helloworld可执行文件。-o表示你指定的目标文件名。

file1.o : file1.c： file1.o依赖file1.c文件。

gcc -c file1.c -o file1.o：编译出file1.o文件。-c表示gcc 只把给它的文件编译成目标文件，用源码文件的文件名命名但把其后缀由“.c”或“.cc”变成“.o”。在这句中，可以省略-o file1.o，编译器默认生成file1.o文件，这就是-c的作用。

      file2.o : file2.c file2.h
      gcc -c file2.c -o file2.o

这两句和上两句相同。

clean:

      rm -rf *.o helloworld

当用户键入make clean命令时，会删除*.o 和helloworld文件。

如果要编译cpp文件，只要把gcc改成g++就行了。

写好Makefile文件，在命令行中直接键入make命令，就会执行Makefile中的内容了。

到这步我想你能编一个Helloworld程序了。

上一层楼：使用变量

上面提到一句，如果要编译cpp文件，只要把gcc改成g++就行了。但如果Makefile中有很多gcc，那不就很麻烦了。

变量的基础：
变量的定义：
1.第一种方式，也就是简单的使用“=”号，在“=”左侧是变量，右侧是变量的值，右侧
变量的值可以定义在文件的任何一处，也就是说，右侧中的变量不一定非要是已定义好的值，
其也可以使用后面定义的值。
2.我们可以使用 make 中的另一种用变量来定义变量的方法。这种方法使用的是“:=”操作符，值得一提的是，这种方法，前面的变量不能使用后面的变量，只能使用前面已定义好了的变量。
变量会在使用它的地方精确地展开，就像 C/C++中的宏一样，例如：

foo = c
prog.o : prog.$(foo)
$(foo)$(foo) -$(foo) prog.$(foo)

展开后得到：

prog.o : prog.c
cc -c prog.c

当然，千万不要在你的 Makefile 中这样干，这里只是举个例子来表明 Makefile 中的变量在使用处展开的真实样子。可见其就是一个“替代”的原理。

使用举例

第二个例子：

      OBJS = file1.o file2.o
      CC = gcc
      CFLAGS = -Wall -O -g

      helloworld : $(OBJS)
             $(CC) $(OBJS) -o helloworld

      file1.o : file1.c file2.h
             $(CC) $(CFLAGS) -c file1.c -o file1.o

      file2.o : file2.c file2.h
             $(CC) $(CFLAGS) -c file2.c -o file2.o



      clean:

             rm -rf *.o helloworld

CFLAGS = -Wall -O –g，解释一下。这是配置编译器设置，并把它赋值给CFFLAGS变量。

-Wall：输出所有的警告信息。

-O：在编译时进行优化。

-g：表示编译debug版本。
这样写的Makefile文件比较简单，但很容易就会发现缺点，那就是要列出所有的c文件。如果你添加一个c文件，那就需要修改Makefile文件，这在项目开发中还是比较麻烦的。

再上一层楼：使用函数

学到这里，你也许会说，这就好像编程序吗？有变量，也有函数。其实这就是编程序，只不过用的语言不同而已。

在 Makefile 中可以使用函数来处理变量，从而让我们的命令或是规则更为的灵活和具有智能。make 所支持的函数也不算很多，不过已经足够我们的操作了。函数调用后，函数的返回值可以当做变量来使用。

第三个例子：

          CC = gcc

          XX = g++
          CFLAGS = -Wall -O –g

          TARGET = ./helloworld

          %.o: %.c

                 $(CC) $(CFLAGS) -c $< -o $@

          %.o:%.cpp

                 $(XX) $(CFLAGS) -c $< -o $@



          SOURCES = $(wildcard *.c *.cpp)
          OBJS = $(patsubst %.c,%.o,$(patsubst %.cpp,%.o,$(SOURCES)))


          $(TARGET) : $(OBJS)
                 $(XX) $(OBJS) -o $(TARGET)

                 chmod a+x $(TARGET)
clean:

   rm -rf *.o helloworld

函数的语法
函数调用，很像变量的使用，也是以“$”来标识的，其语法如下：

    $(<function> <arguments>)

    或是

    ${<function> <arguments>}

这里，就是函数名，make 支持的函数不多。是函数的参数，参数间以逗号“,”分隔，而函数名和参数之间以“空格”分隔。函数调用以“$”开头，以圆括号或花括号把函数名和参数括起。感觉很像一个变量，是不是？函数中的参数可以使用变量，为了风格的统一，函数和变量的括号最好一样，如使用“$(subst a,b,$(x))”这样的形式，而不是“$(subst a,b,${x})”的形式。因为统一会更清楚，也会减少一些不必要的麻烦。

还是来看一个示例：

comma:= ,
empty:=
space:= $(empty) $(empty)
foo:= a b c
bar:= $(subst $(space),$(comma),$(foo))

在这个示例中，$(comma)的值是一个逗号。(space)使用了(empty)定义了一个空格， $(foo)的值是“a b c”，$(bar)的定义用，调用了函数“subst”，这是一个替换函数，这个函数有三个参数，第一个参数是被替换字串，第二个参数是替换字串，第三个参数是替换操作作用的字串。这个函数也就是把$(foo)中的空格替换成逗号，所以$(bar)的值是“a,b,c”。

函数1：wildcard

产生一个所有以 ‘.c’ 结尾的文件的列表。

SOURCES = $(wildcard .c .cpp)表示产生一个所有以 .c，.cpp结尾的文件的列表，然后存入变量 SOURCES 里。
函数2：patsubst

$(patsubst ,,)

名称：模式字符串替换函数——patsubst。 
功能：查找中的单词（单词以“空格”、“Tab”或“回车”“换行”分隔）是否符 
合模式，如果匹配的话，则以替换。这里，可以包括通 
配符“%”， 表示任意长度的字串。 如果中也包含“%”， 那么， 
中的这个“%”将是中的那个“%”所代表的字串。 （可以用“\”来转义， 以“\%” 
来表示真实含义的“%”字符） 
返回：函数返回被替换过后的字符串。

示例：
$(patsubst %.c,%.o,x.c.c bar.c)
把字串“x.c.c bar.c”符合模式[%.c]的单词替换成[%.o]，返回结果是“x.c.o bar.o”

%.o: %.c

   $(CC) $(CFLAGS) -c $< -o $@
%.o:%.cpp

   $(XX) $(CFLAGS) -c $< -o $@

这几句命令表示把所有的.c,.cpp编译成.o文件。

这里有三个比较有用的内部变量。$@ 扩展成当前规则的目的文件名， $< 扩展成依靠列表中的第一个依靠文件，而 $^ 扩展成整个依靠的列表（除掉了里面所有重复的文件名）。

chmod a+x $(TARGET)表示把helloworld强制变成可执行文件。

到这里，我想你已经能够编写一个比较简单也比较通用的Makefile文件了，上面所有的例子都假定所有的文件都在同一个目录下，不包括子目录。

那么文件不在一个目录可以吗？

怎么编写Makefile生成静态库？

makefile基础

前言

基础：

上一层楼：使用变量

再上一层楼：使用函数

猜你喜欢