///-----------------------------------9.16--------uart.fifo-------------
浪费了大把的时间在百度上寻找参考资料.不可取.
1.这等于放弃了独立思考,一味依赖于他人.
2.百度上的资料,代码质量参差不齐,这样一个一个的看十分浪费时间.不如抓住固定的高质量输出者,比如crazybingo,特权同学,官方的教程,以及相关书籍,方可事半功倍.
3.要有耐心,不要一眼看不懂就不看了.
///----------------------------9.17----------------------------
良好的习惯:设置工程目录 dec core src doc sim
modelsim的使用技巧值得好好学.textbench
bingo书上有错误.
always @(posedge clk or negedge rst_n)
begin
if(!rst_n)
delay_cnt <= 0;
else
begin
if((key_data == key_data_r) && (key_data != {KEY_WIDTH{1'b1}})) //20ms counter jitter
begin
if(delay_cnt < DELAY_TOP)/////书上此处错了
delay_cnt <= delay_cnt + 1'b1;
else
delay_cnt <= DELAY_TOP;////书上此处错了
end
else
delay_cnt <= 0;
end
end
//the complete of key_data capture
wire key_trigger = (delay_cnt == DELAY_TOP - 1'b1) ? 1'b1 : 1'b0;
好的方案很重要.
打算向开发板的flash中写数据.原本的打算是pc+uart+fifo+spi+flash. 目前做到了写spi的程度,忽然发现用niosIDE 可以很方便的向flash中写数据.
最后.新的问题又出现了.书上的例程以DE2为硬件平台的,他的flash是并行的,而我的是串行的. openmips代码需要
改动.
好像好想有一块DE2啊~~~~~
(体侧过80分,拿了奖学金~~开心)
///-----------------------------------9.16--------uart.fifo-------------
浪费了大把的时间在百度上寻找参考资料.不可取.
1.这等于放弃了独立思考,一味依赖于他人.
2.百度上的资料,代码质量参差不齐,这样一个一个的看十分浪费时间.不如抓住固定的高质量输出者,比如crazybingo,特权同学,官方的教程,以及相关书籍,方可事半功倍.
3.要有耐心,不要一眼看不懂就不看了.
///----------------------------9.17----------------------------
良好的习惯:设置工程目录 dec core src doc sim
modelsim的使用技巧值得好好学.textbench
bingo书上有错误.
always @(posedge clk or negedge rst_n)
begin
if(!rst_n)
delay_cnt <= 0;
else
begin
if((key_data == key_data_r) && (key_data != {KEY_WIDTH{1'b1}})) //20ms counter jitter
begin
if(delay_cnt < DELAY_TOP)/////书上此处错了
delay_cnt <= delay_cnt + 1'b1;
else
delay_cnt <= DELAY_TOP;////书上此处错了
end
else
delay_cnt <= 0;
end
end
//the complete of key_data capture
wire key_trigger = (delay_cnt == DELAY_TOP - 1'b1) ? 1'b1 : 1'b0;
好的方案很重要.
打算向开发板的flash中写数据.原本的打算是pc+uart+fifo+spi+flash. 目前做到了写spi的程度,忽然发现用niosIDE 可以很方便的向flash中写数据.
最后.新的问题又出现了.书上的例程以DE2为硬件平台的,他的flash是并行的,而我的是串行的. openmips代码需要
改动.
好像好想有一块DE2啊~~~~~
(体侧过80分,拿了奖学金~~开心)