简单聊聊FPGA的一些参数——后篇

上一篇：https://mp.weixin.qq.com/s/prBScH4D4ixxtbdW_7n9Yg

2、 I/O 和体系结构特性

这里写图片描述

安全器件管理器

英特尔 Stratix 10 器件系列在所有密度和器件系列型号中引入了新的安全器件管理器 (SDM) 功能。
作为整个 FPGA 的中央命令中心，安全器件管理器控制配置、器件安全、单事件干扰 (SEU) 响应以及电源管理等关键工作。
安全器件管理器为整个器件建立了统一的安全管理系统，包括 SoC 器件中的 FPGA 架构、硬核处理器系统 (HPS)、嵌入式硬核 IP 模块，以及 I/O 模块。
这里写图片描述

安全器件管理器的用户和命令认证功能还支持为英特尔 Stratix 10 系列提供全面的安全器件维护功能。这些功能包括：
• 安全远程更新 (经过认证的)
• 没有公开用户密钥的器件的安全RMA (返回密钥认证)
• 设计和 ARM 代码的安全调试
• 安全密钥管理

最大用户I/O管教

也就是我们使用最多的功能，就是你的控制信号资源有多少，这个比较好理解，不多啰嗦。

全双工收发器总数

Intel® Stratix® 10 MX器件提供多达96个全双工收发器通道。这些通道对芯片到芯片、芯片到模块以及背板应用提供从125 Mbps到56 Gbps PAM-4 / 30 Gbps NRZ的连续数据速率。对于长距离的背板驱动应用，高级自适应均衡电路用于对超过30 dB的系统损耗进行均衡。
所有收发器通道采用专用的物理介质附件子层(PMA)和硬式物理编码子层(PCS)。
• PMA对物理通道提供主要接口功能。
• 在传输数据到FPGA内核架构之间，PCS通常会处理编码/解码、字对齐和其它预处理功能。
在每个收发器tile中，收发器被安排在6个PMAPCS组中的4个bank中。每个bank和tile中通过高度可配置的时钟分配网络，都可能配置各种绑定和非绑定的数据速率。

简单的来讲，即提供面向主流和下一代协议与接口标准的技术，如PCI Express* (PCIe*)、100 Gigabit 以太网 (100GbE)、400 Gigabit 以太网、通用公共射频接口 (CPRI)、光纤通道和串行数字接口 (SDI) 等。

GX 全双工收发器数量
GX收发器提供专用电路支持工作在固有模式622 Mbps和6.375 Gbps的标准协议。收发器采用过采样，也能够支持低至270 Mbps的数据速率，这对于支持传统协议以及多数据速率的协议非常重要。收发器为多种协议的实现提供关键构建模块，包括，PCI Express、千兆以太网、SDI、Altera的SerialLite II、XAUI、Serial RapidIO和OIF CEI-6G，与Altera®知识产权(IP)一起提供了全面的低风险解决方案。

支持的存储器件

这个关乎到你这个FPGA外部扩展的内存，包括后续硬件开发对于存储器件的选择性，如STRATIX 10就支持DDR4, DDR3, LPDDR3, RLDRAM 3, QDR IV, QDR II+, QDR II+ Extreme, QDR II, HMC, MoSys使后面的开发多了很多选择，包括现在速率达到4266MT/s的DDR4，对于很多产品来说DDR4已经很足够了。

下图为用Quartus
仿真的时候出现的一些参数选择：
封装、引脚数量、LEs、I/O、GPIOs、Memory Bits、Embedded multiplier 9-bit elements、PLLs、Global Clocks、Maximum User Flash Memory Bits、ADCs、TSDs。
所以很多时候，我们会更多的关注以上的参数。
所以很多时候对所有芯品或的选型，我们都是以这种思路出发的，关心需求参数和未来的升级的预留量即可。