2020大疆数字IC校招笔试题(3)——CMOS 反相器【CMOS逻辑】【MOS管】【PMOS】【NMOS】

(大疆2020数字IC)

如下图,一个高速接口的端口电路示意图,要求D端发送数字0/1, DQ端收到相同的数字0/1. VREF电压为比较器数字输出0/1的判决电压。

(1)S1断开时,DQ端VREF电压需设置为?

(2)S1连通时,DQ端VREF电压需设置为?

(3)驱动端发送0时功耗较低,这句话是否正确?为什么?

备注:VREF电压是AD比较器判0或1的基准参考电压

图片

图片

答案:

(1)S1 断开时:

若 D 为 1,Q 端电压为 VDDQ,VREF 小于 VDDQ;

若 D 为 0,Q 端的电压为 0,VREF 要大于 0,因此 0<VREF<VDDQ;

扫描二维码关注公众号,回复: 14663777 查看本文章

(2)S1 连通时:

若 D 为 1,Q 端电压为 VDDQ /3 ;

若 D 为 0,Q 端的电压为 0,因此 0<VREF<VDDQ/3 。

(3)驱动端为 0 时,NMOS 管导通,反相器输出接地,电阻上没有电流,因此功耗较低。

解析:

对于图中的表示方法,可以看下图最后两幅图,NMOS和PMOS。

图片

图片

图片

图片

等效电路如下图所示:

S1断开时,相当于直接经过上拉电阻80欧姆输出;

S1闭合时,有 40 欧姆分压;

图片

图片

【往期精彩】

2022届提前批汇总

台积电(南京)校园招聘提前批+暑期实习

中兴通讯|2022届蓝剑—未来领袖计划征集通道开启

华为2022届江苏山东高校顶尖人才计划

华为2022届校园招聘成渝地区-精英计划

晶晨半导体2022年校园招聘——电子科大交流

紫光展锐2022校招面试直通卡

2022届FPGA/数字IC交流

2022届FPGA/数字IC实习、求职交流

最新面经汇总

乐鑫科技实习面试及基础问题解答

字节跳动实习面试及基础问题解答

2021英伟达暑期实习面经(芯片设计前端/DFT)

笔试面试

什么是STA静态时序分析,有什么作用?

DFT(Design for Test)可测性设计【FPGA探索者】

【联发科技】2021校招IC笔试题全部解析

【华为2021秋招】FPGA逻辑笔试解析-2【修改】

【乐鑫科技】2021数字IC提前批笔试(上)

序列检测(FSM状态机)【状态机序列检测】

Xilinx FPGA 复位策略白皮书(WP272)

猜你喜欢

转载自blog.csdn.net/DengFengLai123/article/details/117258970