【计算机组成原理】 RISCV-单周期非流水线-45条指令CPU设计

该实验用Vivado 2018.3 进行Verilog代码编写、TestBench代码编写（其实也可以使用Vscode比较友好）并进行仿真。
在云平台上使用nypq FPGA运行

0x01 选取指令：

选取RISCV32共45条指令，包含R型、J型、SB型、U型、I型等
需要了解指令的格式和功能，才能有效译码。

0x02设计数据通路

难点在于多选器的使用：

0x03项目整体代码及说明

https://github.com/rave1sking/single_cycle_RISCV_CPU_Design-32bit