小梅哥的《FPGA自学笔记——设计与验证公开版》学习笔记
Cyclone IV E 的结构图
PLL放在边缘的原因：
外部参考 时钟进入 FPGA 器件后，如果需要，就可以立即进入 PLL 单元，以实现最短的时钟源路径， 从而获得较高的生成时钟质量。另外，也由于 PLL 属于模拟电路，放在器件的边缘更加利于 生产。
逻辑阵列和 M9K 存储器交替分布，这样，可以缩短数据的传输路径，以获得更加优异 的时序性能
Altera 推荐的数据流向策略是数据流由左侧 IO 输 入，然后进过处理、运算和存储，最终由右侧输出，而控制信号由上下 IO 单元输入输出。
FIR(Finite Impulse Response)滤波器：有限长单位冲激响应滤波器
输入处理-运算-输出处理
数据 生产方仅在 FIFO 为非满的情况下才将数据写入到 FIFO 中，而数据消费方则在 FIFO 为非空的时 候才去读取其中的数据并处理
具体每个设计的功耗可以使用 Quartus 软件提供的功耗分析 工具“PowerPlay Power Analyzer Tool”进行分析 ，据此确定内核供电芯片。
磁珠专用于抑制信号线、电源线上的高频噪声和尖峰干扰，还具有吸收静电脉冲的能力。磁珠是用来吸收超高频信号，像一些RF电路，PLL，振荡电路，含超高频存储器电路（DDRSDRAM，RAMBUS等）都需要在电源输入部分加磁珠，而电感是一种蓄能元件，用在LC振荡电路，中低频的滤波电路等，其应用频率范围很少超过50MHZ。 磁珠有很高的电阻率和磁导率，等效于电阻和电感串联，但电阻值和电感值都随频率变化。
NCP1529 型专用 DCDC 降压器来设计该转换电路。NCP1529 输入电压范 围为 2.7V~5.5V，输出电压范围为 0.9V~3.9V，可持续稳定的输出高达 1A 的电流。
内核供电引脚在器件中被标识为 VCCINT，因此，在设计时需要将标注为 VCCINT 的引脚 都连接到内核供电电源 1.2V 上，并且加上高通滤波。
PLL数字部分供电电压为 1.2V，可直接使用内核供电电源提供。PLL 模拟部分仅需最大 200mA 的 供电电流，不过由于是模拟电路，对电源稳定性要求较高，不能有较大的纹波。该供电适合 使用 LDO 提供，例如使用 LP5900SD-2.5 器件
PLL 模拟供电管脚在器件中被标注为 VCCAx，数字供 电管脚被标注为 VCCD_PLLx，设计时，请将 VCCAx 引脚连接到 2.5V 的 PLL 模拟供电专用电 源上，VCCD_PLL 连接到 1.2V 内核供电上。
用可调降压电路，通过跳线直接切换不通的分压反馈电阻来设置降压电路 的输出值，例如 NCP1529，可以通过跳线选择接入电路的不同的 R1 阻值来 实现不同电压输出。
数据加载进SRAM的方式：
自从 15.1 开始 Quartus II 正式更名为 Quartus Prime。
Quartus Prim 15.1 Device Installer安装器件库
File/Create/Update 该命令实现生成当前文件的其他格式文件，例如将 Verilog 文件生成原理图符号文件，将 bdf 文件生成 HDL 文件
Assignments/Pin Planner 引脚规划工具，可以指定设计的每个 IO 对应到 FPGA 管 脚的具体编号和电平标准等。
Assignments/Analyze Current File 对当前文件进行语法和逻辑分析。主要用在编写代码的 过程中快速分析并发现语法错误。
Assignments/Signaltap II Logic 嵌入式逻辑分析仪工具。该工具使用 FPGA 器件中剩余的 Analyzer 逻辑资源和存储器搭建一个逻辑分析仪的信号采集电 路，通过 Jtag 电缆将采集的数据传输到 PC 机上，配合 PC 机上 Quartus 软件自带的逻辑分析仪软件分析数据内容 并以数字波形的形式呈现。该工具能够抓取设计中的任 意节点信号，属于在线调试工具，非常适合在板级现象与 预期不一致适合的调试。
Assignments/In-System Memory Content Editor 片上存储器内容在线编辑工具，使用该工具，可以对FPGA 片上存储器实现的 ROM 或者 RAM 中的数据进行查看或 者修改。例如在数据采集系统的设计中，将采集到的数据 存储在 RAM 中，然后可以直接通过 PC 机在线查看的方 式查看 RAM 中的值，从而分析采集电路是否工作正常。
Assignments/In-System Sources and Pribes Editor 在系统信号源和探针工具，该工具在设计调试时非常便 利，该工具有两个端口，信号源和探针。 信号源的工作就是在 PC 端通过 JTAG 电缆传输数据到 FPGA 中，以作为特定的激励信号，在系统调试时可以在 没有外部激励源的情况下手动产生激励信号。例如设置 DAC 的输出电压。 探针则是将 FPGA 内部的节点信号通过 JTAG 电缆传输到 PC 机上，方便用户观察。对于一些变化比较缓慢或者实 时性要求不高的信号，使用该工具调试非常的方便，例如 观察 ADC 的采样结果。
工程顶层实体[Assignments] -> [Settings] –> [General]，在对应的栏 里，Top-level entity 后面的内容就代表了整个工程的实体。该名称是整个设计的顶层模块的名称，而非顶层模块所在文件的名称。
SP3232用在RS232通信上的，TTL电平与232电平的相互转化
CMOS 摄像头（OV7670，OV7725，OV2640， OV5640 ）
