＃2019-2020-1 20175333 Caoyaくん「情報セキュリティシステムの設計基準」学習要約の4週目

2019-2020-1 20175333 Caoyaくん「情報セキュリティシステムの設計基準」学習要約の4週目

---

• 1.プロセッサをパイプライン化：
  各命令の実行は5つの段階、別々のハードウェアの一部、またはステージによって処理される各ステップに分解されます。パイプラインステージバイステップの指示、および各クロックサイクルの新しい命令がパイプラインに入っています。プロセッサは、従って、同時に5つの命令の異なる段階を実行することができます。
• 2.プログラマ可視状態：
  Y86プログラム内の各命令は、プロセッサ状態のいくつかの部分を読み取りまたは変更します。これは、プログラマが可視状態と呼ばれています。
• 3.Stat
  プログラム状態の最後の部分プログラム実行の全体的なステータスを示すステータスコードスタット、であり、それは通常動作を示すか、異常のいくつかの種類があります。
• 4.Y86
  単純なサブセットは、IA32命令セット命令セットと呼ばれることができ、唯一の4バイトの整数演算、少数のアドレッシング・モードを備えています。命令は1--6からレンジングコードの長さをバイトです。
  構造に関する指示、命令の種類を示す各命令の最初のバイト、このバイトは、2つの部分に分割され、各4：4ビットは、コード部分（0--0xB）であり、第4の機能セクション。即時（I）、レジスタ（R）、メモリ（M）：ここではいくつかの略語を追加します。データ・ソースに続く追加の命令レジスタインジケータバイトは、デスティネーションレジスタ/ベースレジスタ（それは即時である場合、これは0xFのに提供されます）。いくつかの命令は、多くの場合、リトルエンディアン（リバース）エンコードを使用して、追加の4バイトの番号が必要です
• 5.statコードは、マシンの状態の異なる値を反映することができます -
• AOK：（プロセッサが命令の実行を停止するような任意の状態以外の）通常動作
• HLT：halt命令を実行するプロセッサ
• ADR：不正なアドレスの2015年10月14日午後五時16分25秒に遭遇しました
• INS：不正な命令に遭遇しました
• 6.それはどのような位置のようにコマンドコードやデータで指定する必要があります。ここで、インチコードを生成したり、一部のデータがそこに挿入されているアドレスを調整するようにアセンブラに指示し、アセンブラ命令の始まり。
• 7. YISシミュレータは、特定のプロセッサ実装の挙動をシミュレートしようとすることなく実行指示Y86機械コード・プログラムをシミュレートします。
• 8.pushl 4によってスタックポインタ、およびメモリに書き込まれたレジスタ値であろう。したがって、PUSHL％ESP POPL％ESPとの結果が固定されていません。
• 9.論理ゲートは、デジタル回路の基本的なコンピューティング要素です。常にアクティブ論理ゲート、一度変更ゲート入力は、時間の非常に短い期間で、出力はそれに応じて変化します。
• 一つのネットワークへの論理ゲートのロットの10の組み合わせは、計算ブロックを構築することができ、合成回路と呼ばれます。限界：
  一緒に接続されていない二つ以上の論理ゲートの出力は、
  非環式ネットワークマスト
• 前記多重化回路（MUX）：入力制御信号の値は、異なるデータ信号のセットの1つを選択します。
• 12.一部のHCLについて説明
  HCLすべてのワードレベルの信号は、INTに宣言され、
  ワードは、中央線と各ビット線の太さを表す絵段回路は、点線ブール信号をワードを運びます結果
  デフォルトで表されるHCL、一般で（すなわち、すべての条件が選択されない場合）
• 13.算術/論理ユニット（ALU）：
  設定制御入力（0,1,2,3）は、データ入力回路は、異なる算術演算または論理演算を実行します（+、 - 、＆​​、^）。
• 14.タイミング回路が
  状態を有しており、この状態は、システム内で算出されます
• 15.ランダム・アクセス・メモリ＆クロックレジスタの
  クロックの単一ビットレジスタまたはメモリワードを。クロック信号制御入力値レジスタがロードされた
  読み出しアドレス又は書き込みワードによって選択された複数の単語を記憶するランダム・アクセス・メモリ
• 不可分SEQプロセッサを達成する16.Y86順序（シーケンシャルプロセッサ）。
  段階の特別なシーケンスに編成操作指示処理、プロセッサのハードウェアを利用するように設計されてもよいです。
• 17の処理動作段階-
  フェッチ：読み出し命令バイトのレジスタから、プログラムカウンタ値のアドレスを。次の命令のアドレスを計算すると、撮影されたPC値を加えた命令の長さに等しい
  デコード：レジスタファイルから二つのオペランドまで読み取る
  実行する：行う実効アドレスは、ALU演算を指定し、参照はスタックポインタまたは変更する
  メモリアクセスを：メモリにデータを書き込んだり、メモリからデータを読み取る
  ライトバック：レジスタファイルへの2つの書き込み結果
  更新PC：PCセットは、次の命令のアドレスに
• ステップ数コマンドの処理に関して18
  処理rrmovl irmovl同様の命令が、命令フォーマットが長いため、プログラムカウンタ6は、追加する
  コールと前類似RETとPOPLのPUSHLに指示を。命令は呼び出しのために、我々はPCの更新ステージでの呼び出しの後の命令からスタックにプッシュされているアドレスをVALPしたい、PCは先を呼び出して、VALCに設定されています
• 19.SEQタイミング（緩やか深化）
  プロセッサにおける活動のタイミング、メモリ、レジスタのみクロック制御を制御するための
  命令メモリに加えて、コマンドを読み取り、従って残りプログラムカウンタ以外の論理組合せ、条件コードとして見ることができますレジスタ、データメモリとレジスタファイルは、クロック信号（制御シーケンス）によって制御される必要がある
  各クロックサイクルにおいて、プログラム・カウンタは、新しい命令アドレスをロードされる。のみ整数演算命令を実行し、条件コードレジスタがロードされます。rmmovl、PUSHL、コールのみを行う、データメモリを書き込みます。
  命令セットのY86の性質は、このような組織化の原則に従うこと：読み取りと国家の命令によって更新する命令の実行を完了するために必要なことはありませんプロセッサを[方法を理解するには？その後、それが第1の状態を変更しなければならない後の命令を実行し、状態を変更することができ、いくつかのメカニズムがある言い換えれば、プロセッサは、指令の「ハンドリング」。これは、動作時のタイミングが（逆防ぐ各命令を実行する）ことを保証します
• 20.SEQ位相を得る
  段階は、命令メモリセルを含むフェッチ。メモリから読み出された6バイト。最初のバイトはocode、ifun分割されます。計算値のICODE：INSTRVALID（検出された無効な命令）、needregids、need_valC。相でINSTRVALIDとimemerrorは、メモリアクセス状態コードを生成するために使用されます。
  SEQデコードおよびライトバックステージでは、レジスタファイルにアクセスする必要があります。ファイルを登録すると、2回の同時読み取りをサポートし、2を書き4つのポートを、持っている、各ポートはアドレスとデータ接続です。アドレスポートに0xFの特別な識別子の値場合、レジスタがアクセスされていないことを示しています。
  実行ステージは、算術/論理ユニット（ALU）を含みます。この革新的alufun信号設定部は、入力ALUAとALUBに、XOR演算を、ADD、SUB、AND行います。ALUの出力は、VALE信号です。さらに、条件コードレジスタを含みます。ゼロシンボル、オーバーフロー-各ラン、ALUは三つの信号に関連付けられた条件コードを生成します。Set_ccは、条件コードレジスタを更新する必要があるかどうかを制御するために使用しました。
  フェッチステージ。二つの制御ブロックメモリアドレス及び入力データのメモリ値を生成するステップと、他の二つのブロックは制御信号を生成するために実行されるべきは、読み出しまたは書き込み動作を示しています。